Устройство для аналого-цифрового преобразования

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования быстроизменяющихся аналоговых сигналов в цифровой код. Изобретение позволяет повысить точность преобразования параллельных АЦП, в KOTOpbix с помощью суммирующего усилителя j ключей, трех постоянных запоминающих устройств и регистра памяти производится адаптивный выбор диапазона преобразования. 2 is.п. ф-лы, 2 ил 4 табл. .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК цц4 Н 03 М 1/18

ОПИСАНИЕ ИЗОБРЕТЕг)ИЯ

К Д ВТОРСКОМ .К СВКДЕТЕПЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

Г1С ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4206417/24-24 (22) 06.03.87 (46) 23.09.88. Бюл. Н- 35 (71) Новосибирский электротехнический институт (72) И.Г.Вагнер, А.Б.Жуков, В.M.Ñèäoðoâ и А.А.Харлапгкин (53) 681.325 (088.8) (56) Микропроцессорные средства и системы, 1985, Р 1, с.75-77, рис.1.

Коломиец 0.11. и др. Автоматический выбор диапазона измерений в цифровых приборах, 1980, с.. 9.-21, рис.3 °

-,SU„„ 1425828 А1 (54) УСТРОЙСТВО ДЛЯ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования бь.строизменяющихся аналоговых сигналов в цифровой код. Изобретение позволяет повысить точность преобразования параллельных АЦП, в которых с помощью суммирующего усилителя, ключей, трех постоянных запоминающих устройств и регистра памяти производится адаптивный выбор диапазона преобразования. 2 з.п. ф-лы, 2 ил. 4 табл.

1425828

Изобретение относится к области автоматики и вычислительной техники

B может использоваться для преобразования быстроизменяющихся аналого5 вых сигналов в цифровой код.

Цель изобретения — повышение точности преобразования.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — времен-10 ные диаграммы, поясняющие его работу.

Устройство содержит тактоъую шину (ТИ) 1, входную шину 2 (U,),блок

3 изменения координаты положения, выполненный на суммирующем усилителе

4 и ключах 5-7, аналого-цифровой преобразователь (АЦП) 8 с шиной 9 опорного напряжения, постоянное запоминающее устройство (ПЗУ) 10, блок управления, выполненный на двух постоянных запоминающих устройствах (ПЗУ) 11 и 12 и регистре 13 {РП) намяTH в

Пример. В качестве параллельного АЦП 8 можно использовать микросхему серии 1107ПВI. Динамический диапазон изменения входного сигнала для 1107ПВ1 равен U-2В, поэтому Е, -2H. Суммирующий усилитель можно выполнить на операционном усилителе с дополнительным повторителем по выходу. Для защиты MHKpocxeltbI 1107ÏÂ1 по входу необходимо обеспечить ограничение выходного напряжения суммирующего усилителя при превышении выходного напряжения нулевого значения в положительную сторону и при U g„(-2В, т,е. диапазон изменения выходного сигнала суммирующего усилителя должен лежать в пределах от О до -28. (4О

Устройство работает следующим образом, Алгоритм работы устройства (фиг ° 2) основан на том, что его динамический диапазон входных сигналов U „ по сравнению с динамическим входным диапазоном АЦП параллельного типа увеличен в 4 раза и разбит на 4 поддиапазона: 1 поддиапазон — изменение U y от 0 до Е ; 2 поддиапазон — от Е

5Î до 2Е,; 3 поддиапазон — от 2Еь до (ЗЕ ; 4 поддиапазон — от ЗЕ до 4Е

Каждый поддиапазон кодируется двумя разрядами, которые являются старшими разрядами по отношению к и разрядам параллельного ЬИП 8, по следующему закону:

Поддиапазоны

2 3 4

Разряд и+1 0

1 О 1

Разряд п+2 О О 1 1

Рассмотрим теперь обратный ход переключений. Если при изменении

U» в 4 поддиапаэоне (третьем или втором процессы аналогичны) достигается значение U „ =3F. (2Е, или Е,), на входе АЦП 8 напряжение Б=О и на его выходе формируется нулевой код — призПри изменении Uz„ от О до Е„ в 1 поддиапаэоне старшие цва разряда равны нулю, а младшие разряды определяются параллельными АЦП 8, при этом все аналоговые ключи разомкнуты. При

U>„ =E (граница поддиапазона) АЦП 8 формирует на выходе код, содержащий единицы во всех разрядах — признак переполнения. По этому признаку включается первый аналоговый ключ 5 и на вход суммирующего усилителя поступает компенсирующее напряжение Е„ . Поэтому при изменении U zz от Е до 2Е напряжение на входе АЦП 8 изменяется снова от 0 до Е . Значения и младших разрядов определяются АЦП 8, а в n+2 и n+i разрядах формируется код 01, соответствующий 2 поддиапазону. При V „ =2Е АЦП 8 снова формирует признак переполнения по которому включается второй аналоговый ключ б (первый остается замкнутым), добавляющий еще одно компенсирующее напряжение Е . Поэтому при дальнейшем изменении U от 2Е, дс 3Е, напряжение Цизменяется только от Одо Е .В третьем поддиапазоне в и+? и и+1 разрядах устройства устанавливается комбинация 10, а младшие разряды формируют АЦП 8 в зависимости от величины Ц„, на его входе .

При достижении О „=ЗЕ, АЦП 8 формирует еще раз признак переполнения, по которому включается третий аналоговый ключ 7 (первый и второй оста атся замкнутыми), добавляющий еще одно ,компенсирующее напряжение (третье)

Е . Поэтому при дальнейшем изменении от ЗЕО до 4Е„ напряжение опять варьирует только от 0 до Е„. В этом

4 попдиапазоне в n+2 и n+1 разрядах устанавливается комбинация 11, а младшие разряды формируются АЦП 8 в зависимости от величины !1 „на -nc входе. соответствует в шестнадцатиричном ко де ЗГ, производится считывание комбинации 10, которая изменит адресный код ПЗУ 12. На адресных Минах ПЗУ установится код 00000010 и производится считывание из данного ПЗУ кодовой комбинации 00000001 (табл.2), прошивка ПЗУ 12, адрес 02). Сигнал уровня логической "1", снимаемый с младшего разряда ПЗУ 12, откроет первый аналоговьгй ключ 5, при помощи которого производится подключение компенсирующего напряжения -Е к входу суммирующего усилителя 4. Тем саум сигнал на входе АЦП 8 (фиг.2б, момент времени t ) изменится на величину Е,, кроме того, в момент времени t код с шести младших разрядов

ПЗУ 12 по заднему фронту тактового импульса записывается в РП 13. Пегистр памяти 13 введен в схему АЦП для устранения гонок, возникающих в ПЗУ 12 при смене адресного кода.

Код, записанный в РП 13 (000001),поступает на адресные шины третьего

ПЗУ 12. На адресных шинах ПЗУ 12 установится новая кодовая комбинация

00000110, что соответствует адресу

06 прошивки ПЗУ 12. Из ПЗУ 12 производится считывание кодовой комбинации 09, что соответствует двоичному коду 00001001. Состояние ключей не изменится. После компенсации входного сигнала выходной код параллельного

АЦП 8 через один такт преобразования (так как преобразователь 1107ПВ1 выполнен по конвейерной схеме и имеет задержку в один такт) отличается от единичного кода. Соответственно выходной код ПЗУ 11 станет равным 00, а адресный код ПЗУ 12 — 00100100, что соответствует коду 24 в шестнадцатиричной системе счисления. По этому адресу из ПЗУ 12 считывается комбинация 51, что соответствует коду 01010001 в двоичной системе счисления. Полученный код записывается в РП 13. Ha его выходе установится код 010001, а на адресных входах

ПЗУ 12 — код 01000100. По этому адресу 44 вновь считывается комбинация

51, что соответствует коду 01010001.

Состояние ключей не изменяется, так как в младшем разряде кода присутствует " 1". Уровень логической "i". в седьмом разряде выходного кода

ПЗУ 12 участвует в формировании окончательного выходного кода АЦП при

3 142582 нак перехода в более низкий поддиапазон. При этом третий аналоговый ключ (второй или первый) отключает одно из трех компенсирующих напряжений Е, (второе или третье). В результате чего устройство переходит из 4-го в 3-й (из 3-ro во 2-й или из 2-го в 1-й) поддиапазон со сменой кода в и+2 и и+1 разрядах.

Выявление нулевой и единичной комбинаций производится с помощью деп:ифратора двух кодовых комбинаций, построенного на ПЗУ 11, Управление включением и отключением аналоговьх ключей 5-7 и формирование значений и+1 и и+2 разрядов производится с помощью ПЗУ 12 и РП

13. При Ц,„ =Е (или кратном Е,) до включения первого аналогорогэ ключа (второго или третьего) уровню Б, соответствует кодовая комбинация

00111111 если АЦП 8 имеет 6 разрядов (или 01111111, или 10111111), а после включения ключа этому же 25 уровню соответствует кодовая комбинация 01000000 (или 100000009 или

11000000), т.е. возникает неоднозначность преобразования, что превращает устройство в практически неработоспо- 3g собное. Для устранения неоднозначности в устройстве содержится преобразователь кодов, построенный на ПЗУ 10.

Рассмотрим работу АЦП более подробно. В исходном состоянии РП 13

35 находится в нулевом состоянии (установка в "0" не показана), аналоговые ключи 5-7 закрыты. На вход устройства поступает сигнал U Ä(t) (фиг.2а).

При помощи тактовых импульсов, посту- 4О пающих на тактовой шине, задается шаг дискретизации аналого-цифрового преобразования по времени. Параллельный АЦП 8 обеспечивает преобразование Входного сигнала В код В динами 4 ческом диапазоне от 0 до -Е =-2В.

Поэтому до момента времени t, АЦП 8 производит преобразование дискретных отсчетов аналогового сигнала в шестиразрядные цифровые коды. В момент времени t входной сигнал достигнет границы динамического диапазона АЦП 8 и на всех его выходных шинах сформируются сигналы уровня логической

"1". Выходной код АЦП 8 является адресным кодом для ПЗУ 11. Прошивка состояний ПЗУ 11 (табл.1) показывает, что при наличии на адресных шинах единичной кодовой комбинации, что

25828

5 14 помощи ПЗУ 10, которое введено в схему АЦП для устранения неоднозначности аналого-цифрового преобразования, так в результате преобразования в моменты подключения компенсирующего напряжения возникают кодовые комбинации

00111111 и 01000000, соответствующие одному и тому же уровню входного, сигнала, что приводит к снижению точ" ности преобразования. При помощи

ПЗУ 10 производится перекодировка коца АЦП 8 и двух старших выходных разрядов ПЗУ 12 для устранения этой

:неоднозначности преобразования. Работа ПЗУ 10 поясняется таблицей прошинки ПЗУ 10 (табл. 3 и 4). В промежуток времени t — t сигнал на входе

АЦП 8 изменяется в динамическом диа.пазоне от 0 до -E, что является не: обходимым условием для нормальной работы параллельного АЦП8. В дальнейшем при монотонном увеличении сигнала АЦП работает аналогично. Переходы через значения 2Е и ЗЕ вызывают срабатывание соответствующего клю .ча 6 или 7, что приводит к приведе нию входного сигнала в требуемый ди намический диапазон (фиг, 2б, момен ты времени t и t ), одновременно изменяются значения старших разрядов кодовых комбинаций АЦП. При монотонном уменьшении входного сигнала алгоритм работы АЦП аналогичен рассмотренному, только отключение аналоговых ключей 5-7 производится в обратном порядке и изменение кодировки старших разрядов происходит при нулевых значениях разрядов параллельного

АЦП. Например, рассмотрим переход в момент времени t<. В промежутке времени г. — t< на выходных шинах ПЗУ

11 присутствует нулевая кодовая комбинация„ так как выходной код АЦП 8 отличен от нулевого, и от единичного.

Все ключи замкнуты, так как в трех младших разрядах выходного кода ПЗУ

12 присутствуют сигналы уровня логической "1" и в двух старших его разрядах также присутствуют сигналы уровня логической "1", это означает, что АЦП производит преобразование сигнала в диапазоне 3Š— 4Fg. Вследствие этого выходной код ПЗУ 12 имеет вид 11011111. В РП 13 запишется комбинация 011111. В момент времени t< на выходе ПЗУ 11 сформируется кодо" вая комбинация 01 в силу того, что на выходе АЦП 8 в этст момент време- . ни присутствует нулевая комбинация.

Тогда на адресных шинах ПЗУ 12 присутствует кодовая комбинация

01111101 что соответствует адресу с;

7D. По этому адресу из ПЗУ 12 считывается код F3, что соответствует комбинации 1110001. Так как в третьем младшем разряде сформировался ческого 0", то ключ 7 отключит от входа суммирующего усилителя 4 компенсирующее напряжение -Е . На следующем такте преобразования код на выходе ПЗУ 11 не изменится, так как АЦП 8 имеет за,цержку в преобразовании на один такт.

В РП 13 запишется код 100011. Тогда адресным кодом ПЗУ 12 является код

10001101, что соответствует адресу

8D. Из ПЗУ 12 производится считывание кода ЕЗ, что соответствует комбинации 11101011.

Ва следующем такте преобразования выходной код ПЗУ 11 станет нулевым в силу того, что выходной код АЦП 8 станет отличным от нулевого. В РП 13 запишется код I01011. Тогда адресным коцом ПЗУ 12 будет код 10101100, что соответствует адресу АС, и на выходе ПЗУ 12 установится код 9В, что соответствует комбинации 10011011, Седьмой разряд кодовой комбинации принял нулевое значение, а два младших остались прежними, т.е. состояние аналоговых ключей не изменилось. В дальнейшем с момента времени г. до производится обычное аналого-цифровое преобразование от-.четов входного сигнала при помог, параллельного

АЦП 8, так как входной сигнал изме40 няется в диапазоне от 0 до -F.. На базе шестирязряцного АЦП, используя предлагаемое устройство, можно построить восьмиразрядный АЦП за счет расширения динамического диапазона

45 входного сигнал, что приводит е по вышению точности преобразования.

При использовании предлагаемого устройства можно получить практичес50 ки любую разрядность АЦП.

Возможность обработки разнополярных сигналов может быть достигнута введением постоянного смещения суммирующего усилителя 4. При помощи прошивки ПЗУ 10, производится автома56 тическое вычисление кода смещения суммирующего усилителя и устранение неоднозначности преобразования уровней на грaíèöàx перехода Е, 2Е н ЗЕ„.

1425828

Т а б л и ц а

0001

О. 1 О О О О О О О О О О 00 0 0 О

О О О О О О О О 0 О О О О О О О

2 О О О О О О О. О О О О О О О О О

3 О О О О О О О О О 0 О 0 О 0 О 0010

Формула изобретения

1. Устройство для аналого-цифрового преобразования, содержащее аналого-цифровой преобразователь, тактовый и опорный входы которого являются соответственно тактовой и опорной шинами, а информационный вход соединен с выходом блока изменения ко- 10 ординаты положения, информационный вход которого является входной шиной, группа управляющих входов соединена соответственно с первыми выходами блока управления, о т л и ч а ю щ ее с я тем, что, с целью говышения точности преобразования, в него введено постоянное запоминающее устройство, первые и вторые входы которо,го подключены соответственно к соот- 20 ветствующим выходам аналого-цифрового преобразователя и к соответствуюпдм вторым выходам блока управления, а выход является выходной шиной, причем тактовый вход блока управления соединен с тактовой шиной, информационные входы — с соответствующими выходами аналого-цифрового преобразо:вателя, опорный вход блока изменения координаты положения соединен с шиной опорного напряжения.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок изменения координаты положения вьпюлнен на суммирующем усилителе и трех ключах, ""r выходы которых соединены соответственно с первым, вторым и третьим входами суммирующего усилителя, чет.;ертый вход которого является инфор ционным входом блока, группой улр:,:.ëÿ;ãëõ входов которого являются управляющие входы соответственно первого, второго н третьего ключей, информационные == :îäü которых объединен .r и являются опорным входом блока, а его выходом является выход суммируюше о усилителя.

3. Устройство по r..1, о т л и— ч а oще :.е с я тем, что блок управления выполнен на двух постоянных запоминающих устройствах и регистре памяти, первая и вторая группы информационных входов которого соединены с соответстств ж дми выходами первой и второй группы выходов первого постоянного запоминающего устройства, и первая группа выходов является первыми выходами блока, вторыми выходами которого является третья группа выходов первого постоянного запоминающего устройства, первая группа входов которого соединена с соответствующими выходами рег стра памяти, а вторая группа входов — с соответствующими выходами второго постоянного запоминающего устройства входы которого являются информационными входами блока, тактовим входом которого является вход синхронизации регистра памяти.

1425828

Т а б л и ц а 2

3 4 5

9 А В С D Е Р

О 00 00 01 00 OU 00 09 00 00 00 00 00 00 ОО 00 00

i 00 00 00 ОО 00 00 ОО ОО UO 00 00 00 9В 9В 8 9В

2 - 00 00 ОО 00 51 51 51 51 00 00 Îu 00 51 51 53 51

3 ОО 00 00 UO ОО 00 00 00 00 00 00 00 DF DF 97 DF

4 00 00 00 ОО 51 60 4В 51 00 00 00 OU 9В 9В 9В 9В

5 00 00 00 UO 00 00 00 00 00 00 00 00 DF DF DF DF

6 00 00 00 00 00 ОО 00 00 00 00 00 OU 9В А1 87 9В

7 00 ОО UO 00 ОО 00 00 00 00 00 UO 00 DF ЕЗ DF DF

00 68 00 OU 51 А9 5 1 5 1 ОО 00 00 00 DF EB DF DF

9 ОО 00 00 00 00 00 00 00 00 UO 00 00 00 00 00 ОО

А 00 ОО 00 00 51 51 51 51 04 00 00 00 9В 9В 9В 9В

В ОО 00 00 00 00 00 00 00 00 ОО 00 00 ОО 00 00 00

С 00 00 00 00 00 00 00 ОО 00 00 00 00 00 00 OG 00

D 00 00 00 00 00 00 00 00 00 00 00 00 00 UO . 00 00

Е 00 00 00 00 00 00 00 00 00 ОО ОО 00 00 00 00 00

F 00 00 00 00 00 00 00 ОО UO 00 UO 00 ОИ 00 ОО 00

Таблица 3

8 9 А ст

1а М а

10 FB FA F9 F8 Р7 Рб Р5 Р4 РЗ F2 Р1 FO EF ЕЕ ED ЕС

11 ЕВ ЕА Е9 Е8 Е7 Еб Е5 Е4 ЕЗ Е2 Е1 ЕО DF DE DD DC

12 DB DA D9 D8 D7 Dá 05 М D3. D2 D1 DÎ CF СЕ CD СС

13 СВ CA С9 С8 С7 Сб С5 С4 СЗ С2 Ci СО BF BE BD ВС

14 ВС ВВ ВА В9 В8 В7 Вб В5 В4 ВЗ В2 В1 BO AF АЕ AD

15 АС АВ AA А9 А8 А7 Аб А5 А4 АЗ А2 А1 AO 9F 9F 90

16 9С 9В 9А 99 98 97 96 95 94 93 92 91 90 8F 8Е 8D

1425828

12

"родолжение табч 3

7 8

4 5 6

Л 12 13 14 f5 (6 17

17 8С 8В 8А 89 88

8» 83 82 8) 00 01 02 03

87 86 85

18 03 04 05 06 07 08 09 QA ОВ ОС OD ОЕ OF 10 11 12

19 13 14 15 16 17 18 9 1А 1В 1С 1В 1E1F 20 21 22

1А 23 24 25 26 27 28 29 2А 28 2С 2D 2Е 2Р 30 31 32

1В ЗЗ 34 35 Зб 37 38 39 ÇA ЗВ ÇC ЗВ ЗЕ ЗР 40 41 42

1С 42 43 44 45 46 47 48 49 4А 4В 4С 4В 4Е 4F 50 5 1

1D 52 53 54 55 56 57 58 59 5А 5В 5С 5В 5Е 5F. 6С 61

1Е 62 63 64 65 66 67 68 69 6А 6В 6С 6В бЕ 6F 70

1Р 72 73 74 75 76 77 78 79 7А 7В 7С i D ?Е 7F 7F ?F

Таблица 4

О 1 2 3 4 5 6 7 8 9 A В С D Е Р !

f 1

0 85 86 87 88 G9 8А 8В

8С 8D

8Е 8Р 90 91 9 93 94

1 95 96 97 98 99 9А 9В 9С 9В 9Е 9Р AO A1 А2 АЗ А4

2 А5 Аб А7 А8 А9 AA АВ АС AD AE АР ВО В1 В2 ВЗ В4

3 В5 Вб В7 В8 В9 ВА ВВ БС BD BE BF СО Ci С2 CÇ С4

4 С4 С5 Сб С7 С8 С9 СА . СВ СС CD СЕ CF ВО Di В2 ВЗ

5 В4 D5 Dá В7 D8 В9 DA DB ВС DD DE DF ЕО Е1 Е2 EÇ

6 Е4 Е5 Еб Е7 Е8 Е9 ЕА ЕВ ЕС ED ЕЕ EF РО Рi Р2 РЗ

7 Р4 Р5 Fá F7 Р8 F9 FA FB FC FD FE FF 00 01 02 03

8 03 04 05 06 07 08 09 ОА OB ОС OD OE OF 10 11 12

13 14 15 16 17 18 19 1А 1В 1С 1В 1E iF 20 21 22

А 23 24 25 26 27 28 29 4А 2В 2С 2D 2Е ZF 30 31 32

В 33 34 35 Зб 37 38 39 ЗА ЗВ ЗС ÇD ЗЕ ЗР 40 41 42

С 42 43 44 45 46 47 48 49 4А 4В 4С 4В 4Е 4F 50,51

В - 52 53 54 55 56 57 58 59 5А 5В 5С 5D 5Е 5F 60 61

Е 62 63 64 65 бб 67 68 69 6А 6В бС 6В 6Е 6F 70 71

F 72 73 74 75 76 77 78 79 ?А 7В 7С 7В ?E 7F,80 81

1425828

E Ex.òàä

@Ус?. 2

Составитель В.Махнанов

Техред Л.Сердюкова- Корректор Г.Решетняк

Редактор Л.Гратилло

Заказ 4783/55 Типаж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4