Устройство для приема сигналов начальной синхронизации

 

Изобретение относится к технике связи. Цель изобретения - повышение помехоустойчивости приема сигналов начальной синхронизации. Устр-во содержит эл-ты И 1, 2 и 3,. RS-триггер 4 управления, сумматор 5 -по модулю два, эл-ты ИЛИ 6, 7 и 8, блок 9 сумматоров по модулю два, дешифратор 10, сдвигающие регистры 11 и 13, эл-т запрета 12, счетчик 14 импульсов, формирователь 15 сигнала окончания анализа заданного числа зачетных отрезков синхросигнала, формирователь 16 управляющих сигналов и датчик 22 сигналов окончания анализа зачетных отрезков синхросигнала. Цель достигается путем предотвращения ложного формирования сигнала Фазовый пуск с помощью введенных эл-та ИЛИ 8, регистра 13, счетчика 14, формирователя 15 и 16 и датчика 22. Устр-во по п,п. 2, 3 и 4 отличается выполнением формирователей 15 и 16 и датчика 22. 3 3 . fi. Ь1, 2 ил. Фазо&ый пуск а 00 О1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (su 4 Н 04 1. 7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4148349/24-09 (22) 17,11,86 (46) 30,09.88. Бюл. 1» 36 (72) И.И.Родькин, В.А,Романов>

В,И,Балябин и С.В.Ценежкин (53) 621.394 ° 662 (088.8) (56) Авторское свидетельство СССР

h» 1225035, кл. H 04 Ь 7/04, 1985.

Мартынов Е-.М. Синхронизация в системах передачи дискретных сообщений. М.: Связь, 1972, с.200, рис.11.

11. (54) УСТРОЙСТВО ЦЛЯ ПРИЕМА СИГНАЛОВ

НАЧАДЬНОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к технике связи. Цель изобретения — повышение помехоустойчивости приема сигналов начальной синхронизации. Устр-во содержит эл-ты И 1, 2 и 3> RS-тригге

„„SU„„1427585 А 1

4 управления, сумматор 5 .по модулю два, эл-ты ИЛИ 6, 7 и 8, блок 9 сумматоров по модулю два, дешифратор 10, сдвигающие регистры 11 и 13, эл-т запрета 12, счетчик 14 импульсов, формирователь 15 сигнала окончания анализа зацанного числа зачетных отрезков синхросигнала, формирователь

16 управляющих сигналов и датчик 22 сигналов окончания анализа зачетных отрезков синхросигнала. Цель достигается путем предотвращения ложного формирования сигнала "Фазовый пуск с помощью введенных эл-та ИЛИ 8, регистра 13, счетчика 14, формирователя 15 и 16 и датчика 22. Устр-во по п.п. 2, 3 и 4 отличается выполнением формирователей 15 и 16 и датчика 22.

3 з.п. ф лы, 2 ил, 1427585

Изобретение относится к технике связи и может быть использовано для помехоустойчивого выделения синхросигналов и сигналов фазового пуска аппаратуры двоичной информации.

Цель изобретения — повышение помехоустойчивости приема сигналов начальной синхронизации, На фиг.1 представлена структурная электрическая схема устройства для приема сигналов начальной синхронизации; на фиг,2 — временные диаграммы сигналов, поясняющие работу устройства. 15

Устройство для приема сигналов начальной*синхронизации содержит первый, второй и третий элементы И 1> 2 и 3, RS-триггер 4 управления, сумматор 5 по модулю два, первый, второй и дополнительный элементы ИЛИ 6, 7 и 8, блок 9 с сумматоров по модулю два, дешифратор 10, сдвигающий регистр 11, элемент 12 запрета, дополнительный сдвигающий регистр 13> 25 счетчик 14 импульсов, формирователь

15 сигнала окончания анализа заданного числа зачетных отрезков синхросигнала, выполненный в виде счетчика импульсов, формирователь 16 управляю- 30 щих сигналов, в состав которого входят опорный генератор 17, D-триггер

18, счетчик 19 импульсов, дешифратор

20 и элемент ИЛИ 21, и датчик 22 сигналов окончания анализа зачетных отрезков синхросигнала, в состав кото рого входят счетчик 23 импульсов и элемент ИЛИ 24, Устройство для приема сигналов начальной синхронизации работает следующим образом, При включении устройства RS-триггер 4 управления устанавливается в исходное состояние, при этом потенциалом уровня "1" с его инверсного выхода,(фиг.2в) обеспечивается поступ- 45 ление принимаемых символов синхросигнала через первый элемент И 1 и первый элемент ИЛИ 6 Hà D-вход сдвигающего регистра 11. По значениям сигналов разрядов сдвигающего регистра 11 50 блоком 9 сумматоров вырабатываются символы местного синхросигнала, кото1рые сравниваются со значениями символов принимаемого синхросигнала в сумматоре 5 по модулю два. Затем произ- 55 водится последовательная запись результатов сравнения каждого символа принимаемого и местного синхросигнала (фиг.2д) в отдельные разряды дополнительного сдвигающего регистра 13 и последующего анализа записанной в этот регистр последовательности путем определения числа совпадающих симво-, лов принимаемого и местного синхросигналов па интервале зачетного отрезка, Осуществляется такой анализ на каждом тактовом интервале принимаемого синхросигнала за счет продвижения записанных в дополнительный сдвигающий регистр 13 сигналов (фиг.2и) со скоростью выше скорости поступления

cHMRoJIoB принимаемогo синхросигнала и подсчета счетчиком 14 импульсов импульсов продвижения, на которые в разрядах дополнительного сдвигающего регистра 13 существуют сигналы совпадения символов местного и принимаемого синхросигналов, При достижении порогового значения числа совпадений символов синхросигналов формируется сигнал на R-выходе счетчика 14 импульсов и анализ продолжается дальше,Указанное пороговое значение числа совпадений символов синхросигналов устанавливается из соображений обеспечения приема с требуемой помехоустойчивостью синхросигнала. Если при дальнейшем анализе оказывается, что число совпа-. дающих символов выше порога и равно числу символов зачетного отрезка, то устройство переключается в режим автономного генерирования местного синхросигнала за счет переключения

D-входа сдвигающего регистра 11 от входа, устройства на выход блока 9 сумматоров по модулю два. Сигнал переключения поступает с N-го выхода счетчика 14 импульсов (фиг.2к) на

S-вход RS-триггера 4 управления через дополнительный элемент ИЛИ 8. Длина зачетного отрезка устанавливается из соображений обеспечения требуемой защиты от ложных наборов синхросигнала. По окончании периода генерирования местного синхросигнала дешифратор

10 формирует сигнал (фиг.2л), который через третий элемент И 3 поступает на выход "Фазовый пуск" устройства (фиг.2м). Если при анализе оказывается, что число совпадающих символов выше порога, но меньше числа символов зачетного отрезка, то осуществляется анализ на последующих тактах принимаемого синхросигнала. Сигналы с P-выхода счетчика 14 импульсов в этом случае подсчитываются счетчиком 23 как минимум в число элементов, составляющих зачетный отрезок. В результате дополнительный сдвигающий регистр 13 за время, равное такту, производит одну запись и число сдвигов, равное числу элементов зачетного отрезка. В начале каждого тактового интервала на основном выходе дешифратора 20 формируется сигнал (фиг.

2ж), который устанавливает счетчик

i4 импульсов по К-входу в нулевое состояние и включает по Р/S-входу дополнительный сдвигающий регистр 13 в режим параллельной записи сигнала, поступающего с сумматора 5 по модулю два (фиг.2д) на 0-вход дополнительного сдвигающего регистра 13.

Сигналы на выходах дешифратора 20 формируются за счет дешифрации состояний разрядов счетчика 19 импульсов и поэтому длятся кратковременно, а именно в течение периода вспомо"гательной последовательно=ти импульсов, снимаемой с младшего разряда счетчика 19 импульсов По прохождении числа импульсов вспомогательной последовательности, равного числу элементов зачетного отрезка, дешифратор 20 формирует на вспомогательном выходе сигнал (фиг,2з), который устанавливает no R-входу Р-триггер

18 в исходное состояние, тем самым завершая цикл работы устройства для данного такта синхросигнала. При продвижении сигналов на выходе по леднего разряда сдвигающего регист-ра 13 существуют сигналы,разрешающие по У-входу счетчика 14 импульсов счет импульсов продвижения при соответствии элементов принимаемого и местного синхросигнала и запрещающие счет при отсутствии указанного соответствия. Если синхросигнал принимается без ошибок, то за длительность зачетного отрезка происходит переполнение счетчика 14 импульсов и форми" рование сигнала на его N-выходе. По этому сигналу осуществляется установка RS-триггера 4 управления по $"входу через элемент ИЛИ 8. При этом запрещается прохождение сигналов с сигнального входа устройства через первый элемент И 1 и разрешается прохождение сигналов с выхода блока 9 сумматоров по модулю два через вто-. рой элемент И 2 и первый элемент ИЛИ б на D-вход сдвигающего регистра 11.

Благодаря такому подключению сдвигаю3 1427585 импульсов, объем которого устанавливается на единицу больше разницы между числом символов зачетного отрезка и установленным пороговым значением числа совпадений символов синхросигналов, что обеспечивает переход в автономный режим генерирования местного синхросигнала по сигналу с N-го выхода счетчика 14 импульсов (фиг,2к) 10 при получении совпадений синхросигналов на длительности зачетного отрезка, Переполнение счетчика 23 импульсов свидетельствует о совпадении местного и принимаемогo синхросигналов на интервале, достаточном для приема с требуемой помехоустойчивостью синхросигнала, но малом для того, чтобы с требуемой вероятностью считать, что данный факт произошел из-за приема синхросигнала, а не из-за действия помех. Поэтому осуществляется переход к анализу на каждом такте следующего интервала принимаемого синхросигнала за счет установки в нулевое состояние по R-входу дополнительного сдвигающего регистра 13 сигналов с выхода формирователя 15 сигнала через второй элемент ИЛИ 7.

Число интервалов синхросигнала анаl

30 лизируемых на каждом такте по пороговому значению числа совпадений символов синхросигнала устанавливается объемом счетчика импульсов формирователя 15 сигнала из соображений обеспечения требуемой защиты от ложного 35 приема фазового пуска.

При приеме синхросигпала на каждом его такте (символе) (фиг.2а) D-триггер 18 устанавливается в "1" за счет подачи сигнала "1" с инверсного вы- 40 хода RS-триггера 4 управления (фиг.

2в) на его D-вход и тактового сигнала на С-вход D-триггера 18. При этом снимается потенциал (фиг.2г) с R-входа счетчика 19 импульсов, который 45 начинает счет импульсов, поступающих с выхода опорного генератора 17 (фиг.26) . На выходе младшего разряда счетчика 19 импульсов вырабатывается вспомогательная последовательность 50 импульсов (фиг.2е), которая используется для записи и продвижения сигналов дополнительного сдвигающего регистра 13 и работы счетчика 14 импульсов. Частота следования импульсов этой последовательности устанавливается выше тактовой частоты на тактовом входе устройства (фиг.2а) 5 14275 щий регистр 11 совместно с блоком 9 сумматоров пг модулю два образуют автономный генератор синхросигнаиа, работаю!Ций по тактовым сигналам устройства. Дешифратор 10 настраивается на

5 комбинацию, соответствующую окончанию синхросигнала (фиг.2л), что обеспечи :вает своевременное формирование сигнала на выходе "Фазовый пуск" устрой10 .стна (фиг.2м) .

Если синхросигнал принимается с ошибками, которые приводят к появлению сигналов рассогласования на выходе сумматора 5 по модулю дна на допустимом числе элементов зачетного отрезка, то за время приема синхросигнала происходит переполнение счетчика 23 импульсов. Сигналы с выхода счетчика 23 импульсов через элемент ИЛИ 7 стирают в сднигающем регистре 13 ранее накопленную информацию по его R-входу, устанавливают счетчик 23 импульсон через элемент

ИЛИ 24 в нулевое состояние по R-входу 25 и подсчитываются счетчиком импульсов формирователя 15 импульсов ° При приеме установленного числа интервалов синхросигнала аналогичным образом происходит переполнение счетчика импульсон формирователя 15 импульсов, сигнал переполнения с выхода которого через элемент ИЛИ 8 осущестнляет переключение RS-триггера 4 управления. При этом сигнал .уровня "1" снимается с D-входа D-триггера 18 и тем самым производится его установка н исходное состояние, что влечет за собой остановку работы счетчика 19 импульсов по его R-входу (фиг.2r).

Остановка работы счетчика 19 импульсов прекращает проведение анализа сигналов с выхода сумматора 5 по модулю два за счет снятия вспомогательной последовательности импульсов с

С."входов сдвигающего регистра 13

45 и счетчика 14 импульсов.

Сдвигающий регистр 11 и блок 9 сумматоров по модулю два осуществляют автономное формирование синхросигнала. Поскольку перед переходом в автономный режим формирования синхросигнала сдвигающий регистр 11 заполняется элементами принимаемого синхросигнала, то после переключения автономное формирование местного 55 синхросигнала происходит синхронно с принимаемым, что обеспечивает синхрснное появление сигнала "Фазовый

85 6

Г!ус к с сигналом конца Г!ередачи cHHx росигнала передающей стороны.

При отсутствии приема синхросигнала сдвигающий (регистр 11 обнулен) элемент 12 запрета на каждом такте производит формирование сигнала, Ro торый обнуляет дополнительный сдвигающий регистр 13, предотвращая тем самым ложное формирование сигнала

Фазового пуска.

Формула изобретения

1. Устройство для приема сигналов начальной синхронизации, содержащее сумматор по модулю дна, первый вход которого объединен с первым входом первого элемента И и является сигнальным входом устройства, нторой вход сумматора по модулю дна объединен с первым входом второго элемента

И и подключен к выходу блока сумматоров по модулю два, входы которого объединены с соответстнующими входами дешифратора и элемента запрета и подключены к соответствующим выходам сднигающего регистра, к сигнальному входу которого подключены через первый элемент ИЛИ выходы первого и второго элементов И, к вторым входам которого подключены соответственно инверсный и прямой выходы RS-триггера управления, R-вход которого объединен с первым входом третьего элемента И и подключен к выходу дешифратора, к второму входу третьего элемента И подключен прямой выход

RS-триггера управления, а выход элемента запрета подключен к первому входу второго элемента ИЛИ, причем тактовый вход сдвигающего регистра объединен с управляющим входом элемента запрета и является тактовым входом устройства, о т л и ч а ю— щ e e с я тем, что, с целью повышения помехоустойчивости приема сигналов начальной синхронизации, введены счетчик импульсов, формирователь управляющих сигналов, датчик сигналов окончания анализа зачетных отрезков синхросигнала, формирователь сигнала окончания анализа заданного числа зачетных отрезков синхросигнала, дополнительный сдвигающий регистр и дополнительный элемент ИЛИ, при этом к установочному R-входу дополнительного сдвигающего регистра подключен выход второго элемента ИЛИ, к второму

1427585 входу которого и к входу формирователя сигнала окончания анализа заданно" го числа зачетных отрезков синхросигнала подключен выход датчика сигналов окончания анализа зачетных отрезков синхросигнала, к входу которого подключен выход счетчика импульсов, Ч-вход которого объединен с I-входом и выходом дополнительного сдвигающего регистра> тактовый С-вход которого объединен с соответствующим входом счетчика импульсов и подключен к выходу формирователя управляющих импульсов, сигнальный вход которого подключен к инверсному выходу RSтриггера управления, к S-входу которого подключен выход дополнительного элемента ИЛИ, к первому и второму входам которого подключены соответственно выход формирователя сигнала окончания анализа заданного числа зачетных отрезков синхросигнала и дополнительный выход счетчика импульсов, к установочному R-входу которого подключен установочный выход формирователя управляющих сигналов, дополнительный выход которого подключен к входу управления вводом дополнительного сдвигающего регистра, к D-входу параллельного ввода которого подключен выход сумматора по модулю два, причем тактовый вход формирователя управляющих сигналов объединен с соответствующим входом сдвигающего регистра, а установочные входы формирователя управляющих сигналов, датчика сигналов окончания анализа зачетных отрезков синхросигнала и формирователя сигнала окончания анализа заданного числа зачетных отрезков синхросигнала объединены и подключены к выходу дешифратора.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что формирователь управляющих сигналов выполнен

5 в виде последовательно соединенных опорного генератора, счетчика импульсов, дешифратора и элемента ИЛИ, а также D-триггера, инверсный выход которого подключен к установочному

R-входу счетчика импульсов, а к Rвходу D-триггера подключен дополнительный выход дешифратора, причем

D-вход и С-вход D-триггера являются соответственно сигнальным и тактовым входами, а выход дешифратора,.выход элемента ИЛИ и выход первого разряда счетчика импульсов — соответственно выходом, установочным выходом и до,полнительным выходом формирователя управляющих сигналов °

3. Устройство по п.1; о т л и ч а ю щ е е с я тем, что датчик сигналов окончания анализа зачетных отрезков выполнен в виде последователь25 но соединенных элемента ИЛИ и счетчика импульсов, при этом первый вход элемента ИЛИ объединен с выходом счетчика импульсов и является выходом, а С-вход счетчика и второй вход элемента ИЛИ являются соответственно входом и установочным входом датчика окончания анализа зачетных .отрезков синхросигнала.

4. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что формироваЗ тель сигнала. окончания анализа заданного числа зачетных отрезков синхросигнала выполнен в виде счетчика, С-вход и R-вход которого являются соответственно входом и установочным входом, а выход счетчика — выходом формирователя сигнала окончания анализа заданного числа зачетных отрезков синхросигнала.

1427585

Составитель В.Евдокимова

Техред М.Дидык Корректор Л.Пилипенко

Редактор M.ÏåòðoBà

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Заказ 4866/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д, 4/5

0 б