Микропрограммное устройство управления

 

Изобретение относится к микропpoгpa c нoмy управлению и наиболее эффективно при использовании микрокоманд с соизмеримыми адреснь ми и опеоперационными частями. Цель изобретения - сокращение объема памяти за счет реализащш двух путей формирования адреса следующей микрокоманды с возможностью выбора оптимального пути на каждой условной микрокоманде Предлагаемое, устройство содержит блок 1 постоянной памяти, регистр 2 шшрокоманд, г-гультиплексор 3 условий , счетчик 4 адреса, блок 5 управления следующим адресом. 2 ил. , в fCij}

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ6ЛИК

А3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4227494/24-24 (22) 27 02.87 (46) 07.10 ° 88, Бюл. У 37 (72) А.В.Каташев» А Т.Михацкий, А.В.Панга, В.Н.Петраков и Я.Я.Цветков (53) 681.325(088.8) (56) Майоров С.А., Новиков Г.И. Принципы организации цифровых машин.Л.: Машиностроение, 1974, с. 216, рис.69.

Авторское свидетельство СССР

У 1242943» кл. G 06 F 9/22, 1986 °

„„SU„„1429114 (д1) 4 6 Об Г 9/22

{54) МИКРОПРОГРАМ. 1НОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ ,57) Изобретение относится к микроf программному управлению и наиболее эффективно при использовании микрокоманд с соизмеримыми адресными и one операционными частями. Цель изобретения — сокращение объема памяти sa счет реализап„-.и двух путей формирования адреса следующей микрокоманды с возможностью выбора оптимального пути на каждой условной микрокоманде. Предлагаемое устройство содержит блок 1 постоянной гамяти, регистр

2 микрокоманд, мультиплексор 3 условий„ счетчик 4 адреса, блок 5 управления следующим адресом. 2 ил.

1429114

Изобретение относится к микропрораммному управлению и наиболее эфективно может быть использовано в

ычислительной технике, например в

1 ВМ, при построении управляющих систем, а также самостоятельных микропрограммных автоматов с микрокоманда, адресные и операционные части коорых соизмеримы по разрядности. 10

Цель изобретения — сокращение объеа памяти за счет реализации двух пуей формирования адреса следующей крокоманды с возможностью выбора птимального пути на каждой условной 15 икрокоманде.

На фиг.l представлена функциональная схема. микропрограммного устройства управления; на фиг.2 — временные диаграммы следования тактовых сигна- 20 лов..

Устройство содержит блок 1 постоянной памяти, регистр 2 микрокоманд, мультиплексор 3 условий, счетчик 4 адреса, блок 5 управления следующим ад-:25 ресом, первый элемент НЕ 6, первый элемент И 7, вход 8 залуска устройст,.ва, вход 9 первого тактового сигнала

;(Сиl).устройства, вход 10 второго тактового сигнала (СИ2) устройства, 30 вход 11 третьего тактового сигнала ! (СНЗ), входы 12 условий устройства, ,информационный выход 13 устройства, :второй и третий элементы НЕ 14 и 15, .,: с второго по пятый элементы И 16-19 35, и первый и второй элементы ИЛИ 20 и

; :21 °

Микропрограммное устройство управления работает следующим образом.

При поступлении сигнала начально- 40

ro запуска по входу 8 устройства счетчик 4 адреса устанавливается в исходное, например нулевое, состояние.

ПО исХОдному выходному состоянию 45 счетчика 4 адреса, представляющему собой адрес первой микрокоманды микропрограммы, в блоке 1 памяти выбирается соответствующая линейка, состояние которой с выхода блока 1 поступает на информационный вход D регистра 2 микрокоманд и при появлении первого тактового сигнала (синхросигнала) Сиl по,входу 9 устройства на вход С параллельной записи регистра 2 микрокоманд переписывается в него, При наличии сигнала запуска на входе устройства устройство синхронизации (не показано) вырабатывает только один, первый (Си1) тактовый сигнал °

При снятии сигнала запуска с входа 8 устройства, устройство синхронизации формирует последующие тактовые сигналы (Си2 и СиЗ).

При поступлении второго тактового сигнала Си2 по входу 10 устройства, поступающего через один из входов элемента ИЛИ 20 на вход "+" счетчика

4 адреса, содержимое на выходе последнего увеличивается на единицу.

l. Рассмотрим случай, когда выполняемая микрокоманда неусловная, тогда на выходе старшего разряда кода типа перехода регистра 2 микрокоманд присутствует сигнал логического нуля, Следовательно, третий тактовый сигнал СиЗ по входу 11 устройства в блок 5 не поступает, т.е. На выходе первого элемента И 7 — логический нуль. В результате на выходах элементов И 16-19 присутствуют сигналы логического нуля и выходное состояние счетчика 4 адреса, равное увеличенному на единицу адреса выполняемой микрокоманды, является адресом следующей микрокоманды микропрограм= мы. По этому адресу в блоке 1 памяти выбирается следующая микрокоманда, которая поступает на информационный вход D регистра 2 микрокоманд и с поступлением следующего тактового сигнала Сиl переписывается в ре-.. гистр 2.

Следовательно, в этом случае (при выполнении неусловной микрокоманды) осуществляется естественный (по "+1") способ адресации, а длительность машинного цикла равна двум тактам Си1 и Си2 (по Сиl начинается выполнение микрокоманды, поступившей в регистр

2 микрокоманд, а по Си2 формируется адрес следующей микрокоманды).

II. Рассмотрим случай, когда выполняемая микрокоманда, т.е. микрокоманда, выбранная в блоке 1 памяти и считанная по Сиl в регистр 2 микрокоманд, является условной, Тогда на выходе старшего разряда кода типа перехода П„ регистра 2 ми-, крокоманд присутствует сигнал логической единицы (признак условной микрокоманды), который поступает на один из входов элемента И 7, а на вход А мультиплексора 3 условий поступает код условия, заложенный в этой з 1429114 . 4 условной микрокоманде. Значение выхода младшего разряда кода типа перехода П регистра 2 микрокоманд закладывается при микропрограммировании (в нашем случае лог. 0 или лог.1).

В зависимости от выполнения или невыполнения условия, а также в зависимости от того, присутствует на .выходе

П регистра.2 микрокоманд сигнал ло- 10 гического нуля или логической единицы, в устройстве возможны две ситуации: состояние выходов мультиплексора 3 условий и выхода П регистра 2 микрокоманд равнозначны или имеют раз- 15 личные значения (неравнозначны).

Кроме того, в каждой из этйх ситуаций возможны два состояния, т.е. .всего в устройстве возможны четыре состояния: состояние выхода мульти- 2О типлексора 3 условий и выхода регистра 2 микрокоманд однозначны и равны логической единице, состояние этих выходов равнозначно и равно логическому нулюр,состояние этих выходов 25 различно, и равно, например: состояние выхода мультиплексора 3 — логической единице, а состояние П регистра 2 микрокомайд — логическому нулщ сос-., .тояние этих выходов, различно и равно, 30 например: состояние мультиплексора 3— логическому нулю, а состояние выхода . П регистра 2 микрокоманд — логической единице.

Каждой из двух вышеуказанных ситуа-З ций соответствует свой путь формирования адреса следующей микрокоманды и в каждом из четырех возможных сос-.. тояний устройство работает по-своему.

Однако, микропрограюмист получил возможность (благодаря схемно-аппаратному решению устройства) выбирать из двух возможных путей формирования адреса следующей микрокоманды - вполне определенный путь, за счет введения в условную микрокоманду вполне определенного кода (логический нуль или логическая единица " в нашем случае), который, поступая затем через выход П регистра 2 микрокоманд на второй вход блока 5 и определяет путь формирования адреса микрокоманды.

Рассмотрим работу устройства в каждом из четырех состояний.

Первое состояние — состояние выхо55 да мультиплексора 3 условий — логическая единица (т.е. условие выполняется) ° состояние выхода П регистра 2 микрокоманд также — логическая единица (-ак заложили при микропрограьмировании)). Кроме -i.îão, на выходе П регистра микрокоманд присутствует сигнал логической единицы (так как мы рассматриваем случаи, когда выподняе;ая икрокоманда, т„е, микрокоманда, выбранная в блоке 1 памяти и перед|.санная по Си1 в регистр 2 микрокоманд, условная). С поступлением второго тактового сигнала Си2, поступающего через элемент

ИЛИ 20 на вход "+J" счетчика 4 адреса, состояние последнего увеличивается на единицу, v. по этому адресу (адрес выпо.-инессой м-::к;=окоманды плюс.1} выбирается в блоке 1 памяти соответствующая линейка. со. ер::имое которой поступает 1я .. с о. мс-цеонные входы

Э регистра ьы-.рокоманц и счетчика

4 адреса.

При этом сигна1 лог ческой единицы с выхода мультиплексора 3 удовий пост;пает на один из входов элементов И 16 и непосредственно, а на один иэ входoz элементов И 17 и 18 — через элемент НЕ 15 j г,е. инвертированный}„ а сигнал логи- зской е,i ницы с выхода

П, рег -;стра ".. iн;рохоманды поступает на вторые вх,.;." эле1. енто.--: И 17 н 19 непосредственно,, а на вторые входы элементов И 17:: I 9 — через элемент

14 ч.е. ин=-ео ирод нный}.

И при посту" енин третьего тактового сигнапа усинхросигнала) Си3 по ( входу 1! устройства, на третьи входы всех элементов И на выходах элементов

И 16-18 подтверждаются сигналы логического нуля, т.е. по крайней мере на одном из входов каждого из этих элементов присутствует сигнал логического нуля, а на в >ход элемента И 19 устанавливает"я сигнал логической единиць,, так как на всех его входах присутствуют сигналы логической единицы,. Причем длит дьность этого сигнала логической единицы равна длительности тактового сигнала Си3.

Следовательно, на выходе элемента

KGi 21 устанавливается также сигнал логической единицы„ который через элемент НЕ 6, т.,е. инвертированный, поступает на вход С разрешения записи и записывает содержимое выхода блока

1 памяти по входу Г в счетчик 4 адреса, когорое поступает далее на вход блока 1 памяти. Прн этом выходное состояние счет-!ика 4 адреса представляет собой а .,рес операционной части

14291)4

5 6 !

1 с ледующей микрокоманды по которому сигнала СиЗ по входу ll устроиства блоке памяти выбирается соответст- на третьи входы всех элементов И— ующая этому адресу линейка с закодиро- на входах элементов И 16, 17 и 19 анной в ней операционной частью следую- подтверждается сигнал логического

5 пей микрокоманды, Содержимое этой ли- нуля, так как на одном из входов ейки поступает на информационные этих элементов присутствует сигнал ходы D регистра 2 микрокоманд и логической единицы, так как на всех его четчика 4 адреса. входах присутствуют сигналы логичесС поступлением следующего тактово- 1р кой единицы. о сигнала Сиl по входу 8 устройства Длительность этого сигнала равна а вход С параллельной записи регист- длительности сигнала СиЗ. Сигнал а 2 микрокоманд содержимое выхода логической единицы с выхода элеменлока 1 памяти переписывается в ре- та И 18 поступает через элемент ИЛИ истр 2 микрокоманд, т.е. На выход ре-15 21 и элемент НЕ 6 (т.е, инвертированистра 2 поступает для исполнения ный) на вход С параллельной записи едующая микрокоманда (ее операцион- счетчика 4 адреса, записывая информацию с выхода блока l памяти в счетчик

Аналогично работает устройство и 4 адреса и на вход блока 1. о втором состоянии: на выходе муль- 2р При этом выходное состояние счетчииплексора 3 условий и выходе П ре- ка 4 адреса представляет собой адрес истра 2 микрокоманды присутствуют операционной части следующей микрокоигналы логического нуля. манды, по которому в блоке I памяти

При этом, так как выполняемая ми-: выбирается соответствующая этому адрокоманда условная, состояние выхода 25 ресу линейка с закодированной в неи регистра 2 микрокоманд — логичес- операционной частью следующей микро ая единица, означающая необходимость команды. Содержимое этой линейки по формирования третьего тактового сиг.- ступает на информационные входы D

;нала Си3 в устройство согласно времен- регистра 2 микрокоманд и счетчика 4 ной диаграмме (фиг.2) ° 30 адреса.

С поступлением второго тактового С поступлением следующего тактово;сигнала Си2, поступающего через эле- го сигнала Си) (согласно временнои

;мент HJIH 20 на вход "+1" счетчика 4 диаграмме на фиг.2) по входу 9

;адреса, состояние последнего увеличи- устройства на вход С параллельной

1вается на единицу, «r,å. на выходе З записи регистра 2 микрокоманд содер;счетчика 4 (следовательно, на входе жимое выхода блока 1 памяти перепи -блока) устанавливается выходное сос- сывается в регистр 2 микрокоманд, тояние, представляющее собой увеличен- т.е. на выход регистра 2 поступает ный на 1 адрес выполняемой условной для исполнения следующая микрокоман-. микрокоманды, По этому адресу в бло- 4р да (ее операционная часть). ке 1 памяти выбирается соответствую- Таким образом, формирование адщая ему линейка, содержимое которой реса следующей микрокоманды при налипоступает на информационные входы чии однозначных сигналов на выход

D регистра 2 микрокоманд и счетчика мультиплексора 3 условий и на выходе

4 а еса,)5 П регистра 2 микрокоманд осуществляПри этом сигнал логического нуля ется следующим образом: адрес выполс выхода мультиплексора 3 условий няемой условной микрокоманды увеличипоступает на один из входов элементов вается на единицу, и полученный таким

И 16 и 19 непосредственно, а на.один образом новый адрес является адресом из входов элементов И 17 и 18 — через 5р адресной части следующей микрокоманды,i элемент НЕ 15 (т.е. инвертированный, которая по СиЗ записывается в счетчик равныи лог, ) °

"1") А сигнал логичес- адреса и по которой в блоке 1 памяти кого нуля с выхода П регистра 2 выбирается операционная часть этой микрокоманд поступает на вторые вхо- следующей микрокоманды. ды элементов И 17 и 19 непосредствен- 55 Смена микрокоманд в регистре

2 но, ь на вторые входы элементов И 16 происходит по Сиl, а длительность и 18 — через элемент НЕ 14 (т.е. ин-.. - машинного цикла (микрокоманды) равна вертированный, равный лог. "1"). в этом случае в устройстве трем тактоИ при поступлении третьего тактового вым сигналам: Си)„ СИ2 и Си3.

1429114

Рассмотрим работу устройства в третьем состоянии: на выходе мультиплексора 3 условий — логическая единица (условие условий — логичес5 кая единица(условие выполняется), .а на выходе Ilq регистра 2 микрокоманд - логический нуль.

Так как выполняемая команда, т.е. микрокоманда, выбранная в блоке 1 па- 10 мяти и переписанная по Сиl в регистр

2 микрокоманд условная, то состояние выхода П регистра 2 микрокоманд — логическая единица, означающая необходимость формирования третьего такто- 15 вого сигнала Си3 в соответствии с приведенной на фиг.2 временной диаграммой.

С поступлением второго тактового сигнала Си2 по входу 10 устройства 20 на один иэ входов элемента ИЛИ 20 сигнал логической единицы с выхода этого элемента поступает на вход "1" счетчика 4 адреса и увеличивает его содержимое (адрес выполняемой микро- 25 команды).на единицу.

Сигнал логической единицы с выхода мультиплексора 3 условий поступает на первые входы элементов И 16 и

19 непосредственно, а на первые входы 30 элементов И 17 и 18 — через элемент

НЕ 15 ° т.е. инвертированный, равный лог. "0".

Сигнал логического нуля с выхода

П регистра 2 микрокоманд поступает наЗ5 вторые входы элементов И 17.и 19 не-. посредственно, а на вторые входы элементов И 16, 18 — через элемент НЕ 14, т.е. инвертированный, равный лог. "1".

И при поступлении третьего такто-. вого сигнала СиЗ по входу ll устройства на третьи выходы элементов И 1619 на выходах элементов И !7-19 подтверждаются сигналы логического нуля, так как не на всех их входах присутствуют сигналы логической единицы, а на выходе элемента И 16 устанавливается сигнал логической единицы, так как на всех его входах присутствуют сигналы логической единицы. 50

Сигнал, логической единицы с выхода элемента И 16 через элемент ИЛИ 20 поступает на вход " +1" счетчика 4 адреса и увеличивает его содержимое (увеличенный на 1 адрес выполняемой микрокоманды) еще на единицу, Полученный таким образом адрес, представляющий собой увеличенный на два адреса выполняемой микрокоманды, является адресом следующей микрокоманды, Ilc этому адресу в блоке I па-. мяти вытирается соответствующая ему линейка с закодированной в ней следующей микрокомандой (операционной ее частью), которая затем (с поступлением следующего тактового сигнала Си! в соответствии с временной диаграммой (фиг.2) переписывается в регистр 2 микрокоманд для выполнения.

Аналогично работает устройство в четвертом состоянии: на выходе мультиплексора условий — сигнал логического, нуля (т.е. условие не выполняется) и на выходе П регистра 2 адреса— сигнал логической единицы.

Так как.выполняемая микрокоманда условная, состояние выхода регистра

2 микрокоманд — логическая единица, и в устройстве (на входе l!) в соответствии с временной диаграммой (фиг.2) появляется третий тактовый сигнал СиЗ вЂ” на выходе элемента И 7 появляется сигнал логической единицы.

С поступлением второго тактового сигнала Си2 по ьхаду 10. устройства . на один из входов элемента ИЛИ 20 сигнал логической едийицы с выхода этого элемента поступает на вход "+1" счетчика 4 адреса и увеличивает его содержимое,(адрес выполняемой микрокоманды) на единицу.

Сигнал логического нуля с выхода мультиппексора 3 условий поступает на первые входы элементов .И 16 и 19 непосредственно, а на первые входы элементов И 17 и 18 — через элемент

НЕ 15 (т.е. инвертированный).

Сигнал логической единицы с выхода П регистра 2 микрокоманд поступает на вторые входы элементов И 17 и

19 непосредственно, а на И 16 и 18— через элемент НЕ 14, т.е.-инвертированный, И при поступлении третьего такто- . вого сигнала СиЗ по входу 11 устройства на третьи входы элементов И 1619 на выходах элементов И 16 ° 18 и

19 подтверждаются сигналы логического нуля, а на выходе элемента И 17— сигнал логической единицы.

Сигнал логической единицы с выхо- . да элемента И 17 через элемент ИЛИ

20 поступает на вход "+1" счетчика

4 адреса, увеличивая его содержимое (увеличенный на единицу адрес выполняемой микрокоманды) еще на единицу.

1429114

Полученный таким образом адрес, представляющий собой увеличенный на два адрес выполняемой микрокоманды, явЛяется адресом следующей микроко5 мамеды, По этому адресу выбирается в волоке 1 памяти соответствующая ему линейка с закодированной в ней сл дующей микрокомандой, операционна часть которой затем (с поступлени м следующего тактового сигнала

Си в соответствии с временной диагр ммой} переписывается в регистр 2 крокоманд для выполнения. Таким образом, формирование адре- 15 са следующей микрокоманды при наличь и разноименных сигналов на выходе мультиплексора 2 условий и на выходе

П регистра 2 микрокоманд осуществля-. е ся путем увеличения на два адреса 2п в полняемой условной микрокоманды. !

Смена микрокоманд в регистре 2 оисходит по Си1, а длительность ма-, нного цикла (микрокоманды) равна . 25

1 в этом случае в устройстве также трем тактовым сигналам Си1, Си2; СиЗ.

| формула изобретения

Микропрограммное устройство управ" дения ° содержащее блок постоянной памяти, счетчик адреса, регистр микрокоманд, мультиплексор условий и блок управления .следующим адресом, причем информационный и адресный входы мультиплексора условий соединены соответственно с входом условий устройства и выходом поля кода условия, регистр микрокоманд, синхровход, 4О информационный вход и выход поля кода микроопераций которого соединены соответственно с первым синхровходом устройства, выходом полей кода микроопераций и кода типа перехода блока постоянной памяти и выходом микроопераций устройства, информационный вход, выход и вход сброса счетчика адреса соединены соответственно с выходом поля кода адреса, адресным входом 5о блока постоянной памяти и входом запуска устройства, второй и третий синхровходы устройства соединены соответственно с первым и вторым синхровходами блока управления следующим адресом, адресный вход которого соединен с выходом мультиплексора усло-. вий, первый и второй выходы блока управления. следующим адресом условий соединены соответственно со счетным входом и входом разрешения записи счетчика адреса, о т л н ч а ю щ е ес я тем, что, с целью сокращения объема памяти за счет реализации двух путей формирования адреса следующей микрокоманды с возможностью выбора оптимального пути на каждой условной микрокоманде, вход кода типа перехода блока управления следующим адресом соединен с одноименным выходом регистра микрокоманд, причем блок управления следующим адресом содержит с первого по третий элементы НЕ, с первого по пятый элемент И, первый и второй элементы ИЛИ, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым выходом блока управления следующим адресом и входом первого элемента НЕ; выход которого соединен с вторым выходом блока управления следующим адресом, первый и второй синхровходы которого соединены соответственно с первыми входами первого элемента ИЛИ и первого элемента

И, второй вход которого соединен со старшим разрядом входа кода типа перехода блока управления следующим адресом, второй и третий входы первого элемента ИЛИ соединены соответственно с выходами второго и третьего элементов И,-выходы четвертого и пятого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, первые входы второго и пя-. того элементов И соединены с входом третьего элемента НЕ и с адресным входом блока управления следующим адресом, младший разряд входа кода типа перехода которого соединен с входом второго элемента НЕ и вторыми входами третьего и пятого элементов

И, выход второго элемента НЕ соединен с вторыми входами второго и четвертого элементов И, выход третьего элемента НК соединен с первыми входами третьего и четвертого элементов И, третьи входы с второго по пятый элементов И соединены с выходом первого элемента И.

1429114

Редактор В.Бугренкова

Заказ 5127/46

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектна оектная 4

lee

mutmn8

Вх,У

Составитель В.Криворучко

Техред Л. Сердюкова Корректор М.Васильева

Тираж 704 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-ÇS, Раушская наб., д. 4/5