Сумматор двоичного кода по модулю два с контролем

 

СВОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (P„ С 06,1/2 ме2:аулиаивар"

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPb(TNA (21) 4122348/24-24 (22) 22.09.86 (46) 07.10.88. Бютг. № 37 (72) В.Е.Дворкин, В.И.Монахов и А.В.Паремский (53) 681.3(088.8) (56) Папернов А.А.логические основы

ЦВТ. — М. Советское радио, !972, сь 304-307 . Авторское свидетельство СССР № 1076907, кл. G 06 F 11/22, 1980. (54) СУММАТОР ДВОИЧНОГО КОДА ПО МОДУЛЮ ДВА С КОНТРОЛЕМ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при по-. строении цифровых схем контроля гегистровых передач двоичного кода. Цель изобретения — повьппение достоверности контроля сумматора. Сумматор двои ... ного кода по модулю два с контролем содер:;-..тт .:11оговходоВой узел 1 сломеНтля ЧО "IO У-11 . - ILBPBEC: ДВ . ;.:B ОДОВ0, уз < л 2 c .. о..1;; -1я ло модулю д ген ра тор 3 1 мп ч" 1ь coB . три! гер".1 4

5:, Вт. рой двух:;::-.одовой узел 6 сложенн.т "Ia модул:о дВа. 11ерзья э.—.емент

И 7 . 1 o iMH DB TcIIB 8 импуль соВ группу информ=-.цно.:: -ux Входов 9 сумма-;Octa ВХОД --".:= ;,Е.: Е-111BI 10 С.ккатзва.

Инщ-,Омц1.; qvs1: ;,; Од f l Г.1-.,у, =.г1

В1-,,ход 2 о об1.;"-1=,;„о,, т- и 1раВ11ссти сум;.1 ор а .1 В;;ь1. н B TC", OI"I B,IBI C-, 1 1

1 .> . 1 . ".) :=и; —.-.;--."-..адар ii н . 5 в "-.ле11ент И. И: :. Вто..:QJ. з 1емент 1 17 тре. ти 1 злемент Н. 1 8; . p „Г:пу злементоВ

И-.1 ::1И 19, перBIB л -.: о.>;:. Выходы 20, СУММВ ЭРЕ ПРОB =.ÑßÑ .Ò В ВРВВИЛЬНОСТЪ формирования с . г -,1лВ; "ности и BI;—

RBJIsIò ò СЯ НЕДОПУ;ТНМЬ1Е ИЗМЕНЕН ;.„: ЧЕТкости Входного кода, происходяпде в задан.ВЙ интервал Времени. 1 ил.!

429120

Изобретение относится к автомати". ке и вычислительной технике и может быть использовано при построении цифровых схем контроля регистровых пере5 дач двоичного кода.

Целью изобретения является повышее достоверности контроля сумматора, На чертеже приведена функциональн я схема сумматора двоичного кода lp о модулю два с контролем.

Сумматор содержит многовходовой зел 1 сложения rio модулю два, первый вухвходовой узел 2 сложения по модую два, генератор 3 импульсов, триг- !5 еры 4 и 5, второй двухвходовый узел сложения по модулю два, первый лемент И 7, формирователь 8 импульов, группу 9 информационных входов умматора, вход 10 разрешения сумма- 20 ора, информационный выход 11 сумма-! тора, выход 12 обобщенной неисправности сумматора, первый и второй элементы НЕ 13 и 14 элемент 15 за:держки, элемент ИЛИ 16, второй эле- 25 мент И 17, третий элемент НЕ 18, группу 19 элементов И-ИЛИ, первый и второй выходы 20 и 21 вида неисправности сумматора.

Сумматор двоичного кода по модулю 30 два с контролем работает следующим образом.

Сумматор определяет четность и, разрядного двоичного кода с выдачей

: результата на.информационный выход

ll сумматора, а также осуществляет контроль работы сумматора с выдачей результата контроля на его выход 12 обобщенной неисправности.

В момент подачи двоичного кода.на 10 информационные входы сумматора группы 9 на его управляющий вход поступа ет импульс отрицательной полярности длительностью T no которому формирователь 8 импульсов формирует им-... пульс отрицательной полярности длительностью T„ (величина Т выбирает ся больше периода следования импульсе сов генератора 3, а величина Т Т больше трех периодов следования им ., пульсов генератора 3 чтобы триггеры

4 и 5, способные во время смены кодов на информационных входах группы 9 сумматора установиться в одинаковое состояние, успели установиться в разные состояния.,к моменту окончания импульса на выходе формирователя 8);

Сигнал с выхода формирователя 8 импульсов запирает первый элемент

И 7, препятствуя прохождению нулевого. сигнала с выхода второго узла 6 сложения по модулю два через второй элемент НЕ 14 и первый элемент И 7 на вход элемента ИЛИ 16 для исключения выдачи ложного сигнала неисправности во время смены кодов на выход 12 обобщенной неисправности сумматора.

Кроме того, сигнал отрицательной полярности с входа 10 сумматора запрещает прохождение сигналов с группы 9 информационных входов сумматора через элементы И-ИЛИ группы 19 на информационные входы многовходового узла

1 сложения по модулю два. В это вре мя на его информационные входы через элементы И-ИЛИ группы 19 проходят сигналы с выхода генератора 3 импульсов. Так как частота генератора 3 (или время To) подбираются так, чтобы за время Т было сформировано несколько импульсов генератора 3, на выходах . элементов ИЛИ группы 19 на всех одновременно появляются то все единицы, то все нули. Поскольку и выбирается четным::-;а код 0000...0 и 111... 1, на входах исправный узел 1 сложения по модулю два формирует постоянный уро- . вень логического нуля на своем выхо-. де, несмотря на то, что на его вхо-,.. дах имеется импульсный сигнал. Если узел 1 сложения неисправен и имеет неисправность типа константа 0 или константа единица на одном из своих входов (например, обрыв входа, замыкание входа на землю), то его входной сигнал становится нечетным к появлению уровня логической единицы на его выходе, Единичный сигнал поступает на вход элемента И 17 через элемент 15 задержки. Поскольку по другому входу элемент И 17 открыт в течение времени Т высоким уровнем с выхода элемента НЕ 18, то на его входе формируется высокий уровень неисправности, который через элемент

ИЛИ !6 поступает на выход 12 устройства обобщенной неисправности сумматора, сигнализируя о неисправности сумматора и на второй выход 21 вида неисправности сумматора для идентификации вида неисправности.

После того, как код на входах группы 9 сумматора за время Т< установился и переходные процессы в устройстве окончились, блокировочный сигнал с входа элемента И 7 формирователем

1429120

8 снимается, Низким уровнем с выхода элемента НЕ 18 запрещается прохожде. ние сигнала с генератора 3 импульсов через элементы И-ИЛИ группы 19, а высоким уровнем с управляющего входа

19 разрешается прохождение кода с входов группы 9 сумматора йа входы узла

1 сложения по модулю два.

Пусть входной код является четным, 10 тогда rio заднему положительному им-.... пульсу с генератора. 3, импульсов на информационные входы.многовходового узла 1 сложения по модулю два через элементы И-ИЛИ группы 19 поступает 15 неизменный входной код, на выходе узла 1 сложения появляется нулевой сигнал. По переднему фройту положи.тельного импульса генератора 3 импульсов в первый триггер 4 записывается 20. нулевое состояние.

Теперь первый двухвходовый узел 2 сложения по модулю два во время действия положительного импульса генератора 3 инвертирует первый разряд . 26 входного. кода, так что на выходе узла 1 сложения по модулю два сформируется единичный сигнал, который записывает на второй триггер 5.по зад.нему фронту положительного импульса 30 генератора 3 (через элемент НЕ 13).

Триггеры 4 и 5 остаются в таком состоянии до новой смены входного ко-. да. На выходе второго двухвходового узла 6 сложения по модулю два будет.

" единичный сигнал, на выходе элемента

НЕ 14 — нулевой, так, что на выходе

12 обобщенной неисправности устройст-. ва также будет нулевой сигнал.

Если при изменении.. первого ражряда40 .входного кода на выходе узла 1 сломения по модулю два из-sa er o неисправности остается нулевой сигнал, то он записывается в триггер 5. В результате этого триггеры 4 и 5 оказываются 4я в нулевом состоянии, так что на выходе второго узла 6 сложения по модулю два формируется нулевой сигнал, который инвертируется элементом НЕ 14, и проходит через элемент И 7 и элемент я0

ИЛИ 16 на выход 12 обобщенной неис-;. .. правности сумматора. Единичный сигнал .на первом выходе 20 вида неисправност " ти помогает уточнить неисправность.

Аналогично осуществляется конт роль и при поступлении на вход сумма-,. тора нечетного кода. Предпоженный контроль позволяет также обнаружить изменение четности входного кода в неположенное время.

Элемент 15 задержки служит для сохранения сигнала с выхода узла 1 сложения до поступления фронтов им" пульсов генератора 3 на тактовые входы триггеров 4 и 5. Кроме того, элемент 15 задержки не .пропускает уз-. кие импульсы с.выхода узла сложения

IIo модулю два, возникающие из-за различия во времени срабатывания элементов H-ИЛИ группы 19, т.е. работает как интегрирующая цепочка.

Формула, из обретения

Сумматор двоичного кода по модулю два с контролем, содержащий два двухвходовых узла сложения по модулю два и один многовходовый узел сложения по модулю два (количество входов четное), причем первый информационный вход первого двухвходового узла сложения по модулю два является первым разрядом группы информационных входов сумматора, о т л и ч а ю— шийся тем, что, с целью повышения достоверности контроля сумматора, в него введены генератор импульсов, формирователь импульсов, элемент задержки, два триггера, два элемента И, три элемента НЕ, один элемент ИЛИ и группа элементов И-ИЛИ, причем выход генератора импульсов соединен с первыми входами всех элементов И-ИЛИ группы, вторым информационным входом первого двухвходового узла сложения по модулю два, тактовым входом первого триггера и входом первого элемента

НЕ, выход которого соединен с тактовым входом второго триггера, прямые выходы первого и второго триггеров соединены с соответствующими информационнымн входами второго двухвходовог o узла сложения по модулю два, выход которого через второй элемент НЕ соединен с первым входом первого эле- мента И, выход которого соединен с первым входом элемента ИЛИ., выход которого является выходом обобщенной неисправности сумматора, выходы всех элементов И-ИЛИ группы соединены с соответствующими информационными входами многовходового узла сложения по модулю два, выход которого через элемент задержки соединен с информационными входами первого и второго триггеров н первым входом второго

429120

Составитель В.Гречнев

Техред Л.Сердюкова Корректор H.Пемчик

Редактор В.Бугренкова

Заказ 5127/46 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35„ Раушская наб,, ц, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4.5 1

,элемента И, выход которого соединен

:с вторым входом элемента ИЛИ, прямой выход первого триггера является информационным выходом сумматора, выходы первого и второго элементов И являются соответственно первым и вторым выходами вида неисправности сумматора, вход разрешения сумматора через третий элемент НЕ подключен к вторым входам всех элементов И-ИЛИ, группы и второго элемента И, выход первого двухвходового узла сложения по модулю два соединен с третьим входом первого элемента -HJIH группы, третьи входы остальных элементов

-HJIH группы образуют соответствующие разряды группы информационных входов сумматора, кроме того, вход разрешения сумматора подключен к четвертым входам всех элементов И-ИЛИ группы и к входу формирователя импульсов.

Сумматор двоичного кода по модулю два с контролем Сумматор двоичного кода по модулю два с контролем Сумматор двоичного кода по модулю два с контролем Сумматор двоичного кода по модулю два с контролем 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в микропроцессорных системах с параллельной обработкой информации , а также в мультипроцессорных системах повышенной надежности и устройствах для проведения входного контроля БИС в условиях серийного производства

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке надежных суммирующих узлов обработки цифровой И1 ормации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении удоботестируемьк цифровых устройств , в особенности вьшолненньк в виде больших интегральных схем, и аппаратуры на их основе

Изобретение относится к области автоматики и вычислительной техники и предназначено для обнаружения сбоев и отказов источников электропитания управляющей 1ШМ и периферийных устройств

Изобретение относится к вычислительной технике и может быть использовано для контроля логических блоков

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам функционального и тестового диагностирования логических узлов

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам для контроля электрического монтажа

Изобретение относится к вычислительной технике и автоматике и может быть использовано при построении средств контроля и диагностирования дискретных блоков радиоэлектронной аппаратуры

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам для контроля электрического монтажа

Изобретение относится к вычислительной технике

Изобретение относится к области испытания и контроля цифровых полупроводниковых интегральных микросхем (ИС) и может быть использовано в сборочном производстве электронных средств при входном контроле показателей радиационной стойкости ИС, содержащих запоминающие устройства (ЗУ)

Изобретение относится к ремонтному обслуживанию персональных компьютеров, а именно к диагностике работоспособности аппаратных средств и программного обеспечения

Изобретение относится к контрольно-измерительной технике и может быть использовано для обнаружения и указания места потенциально неисправного устройства, входящего в состав цифрового блока

Изобретение относится к области диагностики технических систем и может быть использовано при диагностике состояния технических систем различной степени сложности

Изобретение относится к средствам тестирования взаимосвязанных больших интегральных микросхем (БИС) на уровне плат в реальных условиях эксплуатации
Наверх