Регистр сдвига для буферного запоминающего устройства

 

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (10 дц 4 С 11 С 19/28

3QF (ц ь и

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3884877/24-24 (22) 15.04.85 (46) 23.10.88. Бюл. М 39 (71) Институт кибернетики им. В.М.Глушкова (72) В.И.Вешняков, О.Г.Мороз-Подвор" чан, И.С.Гавриленко и А.А.Сергеев (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

М 974411, кл. G 11 С 19/00,,1980.

Микроэлектроника, 1982, т.11, вып.5, с.434, рис.3. (54)(57) РЕГИСТР СДВИГА ДЛЯ БУФЕРНОГО ЗАПОМИНАКМЦЕГО УСТРОЙСТВА, содержащий в каждом разряде триггер, выполненный на первом и втором двухколлекторных и-р-и-транзисторах с перекрестными связями по первым коллекторам, нагрузочный двухколлекторный р-п-р-транзистор, база которого соединен с эмиттерами и-р-и-транзисторов триггера и шиной нулевого потенциала, первый и второй коллекторы нагрузочного двухколлекторного транзистора соединены соответственно с базой первого и второго и-р-и-транзисторов триггера, усилительный элемент, выход которого является выходом соответствующего разряда, эмиттер нагрузочного двухколлекторного транзистора подключен к шине постоянного питания, йервый и второй согласующие элементы, вход одного из которых подключен к шине "Запись", а выход другого является первым выходом регистра, третий и четвертый согласующие элементы, вход одного из которых подключен к шине "Считывание", а выход другого является вторым выходом регистра, шины постоянного импульсно, го питания, отличающийся тем, что, с целью упрощения регистра сдвига, каждый разряд его содержит первый ключевой элемент на р-и-ртранзисторе и второй ключевой элемент на трехколлекторном и-р-и-транзисторе, причем в каждом разряде кроме первого, база трехколлекторного и-р-итранзистора второго ключевого элемента соединена с вторым коллектором первого и р-п-транзистора триггера, коллектором р-п-р-транзистора первого ключевого элемента и вторым кол-. лектором второго п-р-и-транзистора триггера предыдущего разряда, база р-.л-р-транзистора первого ключевого элемента соединена с шиной нулевого потенциала, а эмиттер р-и-р-транзистора первого ключевого элемента в каждом нечетном разряде подключен к первой шине импульсного питания, а в каждом четном разряде подключен к второй шине импульсного питания, эмиттер трехколлекторного и-р-п-транзистора второго ключевого элемента в каждом разряде подключен к шине нулевого потенциала, первый его коллектор подключен к первому коллектору первого и-р-и-транзистора триггера данного разряда, второй коллектор соединен с входом усилительного элемента, а третий его коллектор, кроме первого, соединен с первым коллектором второго и-р-п-транзистора триггера предыдущего разряда, третий коллектор трехколлекторного и-р-и-транзистора в первом разряде подключен к входу второго согласующего элемента, а коллектор первого р-и-р-транзистора и рвого ключевого элемента соедн1432609 нен с вторым коллекторам первого и-р-п-транзистора первого разряда, базой трехколлекторного транзистора второго ключевого элемента и выходам первого согласующего элемента, перИзобретение относится к вычисли= тельной технике, в частности к запо- минающим устройствам (ЗУ), и может бысть составной частью БИС буферного

ЗУ регистрового типа на совмещенных и-p-n-p-транзисторных структурах (на инжекционных схемах).

Цель изобретения — упрощение ре" гистра сдвига. iA

На фиг. 1 приведена электрическая схема регистра; на фиг. 2 — электрическая схема усилительного элемента; на фиг. 3 — временные диаграф..".

В каждом i-и разряде регистра 15 (фиг ° 1) первый 1 и второй 2 двухколлекторные п-р-п-транзисторы, охваченные перекрестной связью по первым коллекторам, и нагрузочный двухколлекторный р-и-р-транзистор 3 составляют i-й триггер.

База второго ключевого трехколлекторного п-р-и-транзистора 4 данного разряда соединена с коллектором первого одноколлекторкого р-и-р- 25 транзистора 5 и с вторыми коллекторами транзистора 1 данного разряда и транзистора 2 предыдущего разряда.

Эмиттеры транзисторов 1,2 и 4 и базы транзисторов 3 и 5 соединены с шиной 3Q

6 нулевого потенциала.

Коллекторы трехколлектсрнога транзистора 4 в каждом i-м разряде соединены с первым коллекторам транзистора 1 триггера i-го разряда, входам

i-го усилительного элемента 7 и первым коллектором транзистора 2 триггера (i-1)-го разряда.

Эмиттеры транзисторов 3 подключены к шике 8 постоянного питания. Эмит- О теры транзисторов 5 в нечетных разря.* дах регистра соединены с первой шиной

9 импульсного питания Ф,, а в четных разрядах — с второй шиной 10 импульс,ного питания Ф<. вый и второй коллекторы второго и-ри-транзистора триггера последнего разряда подключены соответственно к выходу и входу третьего и четвертого согласующих элементов.

На левом конце регистра имеется вход 11 "Запись", подключенный через первый согласующий элемент 12 (буфер) к базе транзистора 4, и выход

13 (для наращивания емкости буферного ЗУ), подключенный через второй согласующий элемент 14 к коллектору транзистора 4. На правом конце регистра имеется вход 15 "Считывание", подключенный через третий согласую-. щий элемент 16 к первому коллектору транзистора 2 1-го разряда и выход

17 "Готовность",, подключенный через четвертый согласующий элемент 18 к второму коллектору транзистора 2.

Усилительный элемент 7 (фиг.2) состоит иэ и-р-и-транзистора 19 и нагрузочного р-и-р-транзистора 20, змиттер которого .подключен к шине 8 постоянногс инжекционного питания.

База и-р-и-транзистора 19 является входом усилительного элемента, à его коллектор соединен с базой и-р-итранэистора 21 и резистором 22, подключенным к шине 23 питающего напряжения. Между базой и эмиттером транзистора 21 включен диод 24. Коллектор транзистора 21 подключен к шине

23, а его эмиттер является соответствующим выходам регистра.

На диаграммах обозначены импульсы напряжения а, Ь вЂ” фаз Ф и Ф соответственно; с базы транзистора 4

i-гс разряда; d — базы транзистора 1 (i-1)-ro разряда и совпадающего с ним по форме (для рассматриваемого рейма работы) напряжения базы транзистора 2 i-ro разряда; е — базы транзистора 2 (i-i)-го разряда и аналогично базы транзистора 1 i-ro разряда; f — базы транзистора 4 (i-1)- гс разряда; g.h — соответственно на

i — ì и (i+1, )-и выходах регистра.

1432609

Регистр работает следующим образом.

По шине 8 через нагруэочные транзисторы 3 осуществляется инжекционное

5 питание постоянным током транзисторов и 2, а по шинам 9 и 10 регистр постоянно возбуждается двухфазными неперекрывающимися импульсами (или фазами) Ф,, Ф, (фиг.2), диаграммы 10 а, Ъ). В каждом i-м разряде значения постоянного I и импульсного I питаи ющих инжекционных токов связаны соотношением

К 15

I (— — - I

2 где К вЂ” коэффициент передачи тока по второму коллектору транзистора 1 (или 2) .

Приведенное соотношение означает, что инжектируемый заряд отводится из базы транзистора 4 на шину нуле- вого потенциала через транзистор 2 (i-1)-ro или транзистор 1 i-го разряда, если один из них открыт. В состоянии "1" триггер находится, когда транзистор 1 в нем открыт, а транзистор 2 закрыт.

Регистр функционирует по следующему принципу: если при записи (считывании) по импульсу Ф (i-1)-й триггер переключился в "1" ("0"), а

i-й ((i-1)-й) установлен в "0" ("1"), то по следующему импульсу Ф íà i-м L выходе регистра формируется импульс, переключая в "1" i-й триггер и в

"0" (i-1) -й.

В режиме хранения при частично заполненном буферном ЗУ соответствующие разряды в правой части регистра

40 установлены в "1", а разряды левой его части в "0". Все транзисторы 4 регистра закрыты, поскольку инжектируемый в их базы по импульсам Ф, и

Ф заряд не накапливается, а отводится через один из двух (который открыт) и-р-и-транзистор. Из базы транзистора 4 1-ro разряда инжектируемый заряд отводится через элемент 12.

При записи нового слова в буферное

50 ЗУ инжектируемый по импульсу Ф„ заряд базы транзистора 4 1-ro разряда не отводится, а накапливается в нем, вследствие чего транзистор открывается,l-й триггер переключается в 1

55 на 1-м выходе регистра действует импульс, по которому входное слово записывается в первую числовую линейку (ЧЛ) накопителя буферного 3> . Затем по импульсу Ф инжектируемый заряд накапливается в базе транзистора 4

2-ro разряда, транзистор открывается, переключая в " 1" 2-й триггер и возвращая в "0" l-й, импульс действует на 2-м выходе регистра и т.д. Таким образом при записи с левого конца регистра заносится маркерная " 1", которая сдвигается по регистру, и, соответственно, по его выходам "пробегает" слева направо импульс, продвигающий занесенное слово по ЧЛ накопителя.

Рассмотрим динамику формирования импульсов. Предположим, что маркерная

"1", сдвигаясь по регистру, занеслась в (i-1)-й триггер, à i-й триггер установлен в "0". После этого по импульсу Ф база транзистора 4 в i-м разряде заряжается (фиг.2, диаграмма с), и при достижении порога (примерно 0,7В) транзистор открывается и отводит заряд базы транзистора 1 (i-1)-го триггера и транзистора 2

i-го триггера (фиг.2, диаграмма d), вследствие чего они закрываются.

Разряд баз этих транзисторов характеризуется постоянной времени с

r - с, где с о — емкость базы, а

r — распределенное сопротивление ба5 зы транзистора 1 (или 2). Затем начинается более медленное наложение заряда в базах транзистора 2(i-l)ro и транзистора 1 i-ro триггеров, характеризуемое.постоянной времени = (r6 + r ) ° с, где г - сбпротивление нагруэочного транзистора 3, по о величине соизмеримое с г .

Когда потенциал баз транзистора

2 (i-1)-ro и транзистора 1 i-го триггеров достигает порогового значения (фиг.2, диаграмма е), транзисторы открываются, через вторые коллекторы отводят заряд базы транзистора 4

i-го разряда и он закрывается. Усилительный элемент отрабатывает импульс на третьем коллекторе транзистора 4 (который подобен импульсу на диаграмме d) и формирует положительный импульс на i-м выходе регистра (фиг.2, диаграмма g). Учитывая, что а, а также то, что порог срабатывания расположен ближе к верхнему пределу рабочих напряжений (верхний уровень 0,70,8В, нижний 0,1-0,2В) в базах и-р-итранзисторов, можно заключить, что длительность формируемого импульса определяется суммарным временем заряда беэ транзистора 1 (или 2) и тран-зистора 19 в усилительном элементе.

Дальнейшее продвижение маркерной

"1" происходит, если (i+1)-й триггер в "О". По Ф, происходит заряд бязь( тра((истора 1((1,+1)-I o pa;p,-ьда (фиг,2, диаграмма f), и arlaпоги Гным образом формируется импул«,c (а (i. -1! )=-м!l,-* регисTpa (фиг, 2, p(ra« par ма ((), (is1 ) "й триггер переключается в t,,i-й возвра((."ается в С .

Ня временной диаграмме пока.зана работа рег:(стра при двух =- писях под-,;:: ряд поэто«(у по очередном, ll-.-«пульсу

Ф снoBa Г? Оисходит заряд базы Tpall" зистора ((-го разря;::;а (ф:lr,2, диаграмма с,, открытие его и разряд без (ранзи< торя 1 (»--1,1--го и l p I«IBIIOTopa ,—" О т«р("серов ф((„2 : Ial pамь Я

<1) а зятем заряд б(".з трянsBcòopÿ

2 (i-1)-.го и транзистора (-.Го триггеров (фиг.2, диаграмма е, р вследствие че".0 последние ст;<рывяются ка

1--м выходе формируется импульс (фкь .2, диаграмма g).

Поецположим, что до этого грани .":lii бьл „.- ::-и триггер,. но I<0! да

-й триггер переключился в 1", :o 1 7 ж Е - ъ Н C T a I-! O B Ê T C Sr I" P a B r.r «(B bê 7 ° e . и Я

«У,Р" >S! C х». O BCe Го«ЛЕДУЮШИЕ Пкl" Г(» н н ры <.. «(%0H Ie. .53 р 1 очередilo иьLIIупь, JJ Ф н . » ..,, ) (л выл<оде имг(ульс не формируется (фи.".. 2, 1 дияГря(Р я II)

Таким образом, «pr записи маркерная "1" продвигается пo регистру до ."Ях rrop, пот<а не достигнет гранично1" 0 разряда„ я длительность формируемого ф импульса определяет:я внутренними времязадяы.".„.ими цепями, в основном— суммарным временем накопления заряда н базах и-р-и-транзистора 1 (или 2)

II транзистора 19 усилительного элемента. В инжекционнь<х системах это время можно регулировать Б широких пределах, измекяя уровень тока инжекции, к "(ожно подобрать такую -Ястоту фа »Овьпъ импульсов, чтОбы импульс ь( на вьГходах реГистрЯ были во времени (( уп.чотнень(T„.e. öT06»-,- 0,

; lll Ывс(НИ (IPOB"-:ВОДИТСЯ ((G ИМПУЛЬ с у Ф Як,- сени;-:« ra-.:кер,-;< -0 "0" в -й разряд регистра. По =ле -ую.-„ему

»(т(«: (y»cy Ф, формирует s(импул(ьс на

1,.„, 7;«н .""м его Выход" э ;) !:зрек!ь -laeTcs 1 (1 1 g " и три г гер В I .6 0aвря1«яето я

",1,1

1--..",, ((нфор((ацио(-.ное л о"= из, 1-1 -.й

- Л занос:-: ся в .I. — ì. За ем ПО импульсу Ф„ аналоги пым . ., вазом формируетl

«Я т«,(ПЧ(7; (B (j -, М 7»Ь<ХОДЕ 1(-, Д 1.

>,:с-:.рк"-пня.:=.. (ЛРОЦБНГяется по Oeru"rTpч ;0 тех пор. I(or

tl

B Г Г ОСЛЕ НЕГC Г "=.::.- i ЧНЫМ CTЯНОВИТ;.я уже (-:.+1)-й. Зя -.я сй цикл массив

»<Зянимых B .»у дяе "bi;. .:дви яется ня

01;((.. .!s I к выхолу„".o, /Г â€”:.poBBB:"e импуль.сов внутренними ввемя"-.Ядяющими пепя-ми происходит тal .<е,, как и при запиВ стру:<Гуре регистoa заложено нанежное вре(leнксe ра деление впутрен-. (их el(1"на.:IOB,, (<ë:(<äú6 риГГер переклю

1 ° - яется Б 101 и 1":по ". язным фязям. нь(п",>явсь. "ь(а; вух сосен(их выход.- х регистра так же формнp oòся по:зазным фазам и не перекрываютсí- „вследствие этого не возникает сквозньгх

:. eрен0с0в и конфликтньг< ситуаций пои

<„дноepeyge (II(ob. с-чи Гывании и Baписи за Лись и j . Нт(»(в(ние Boal(ож -(ь(rlo каждо му импульсу Ф

g реги« р нет нe« ° бходимости иметь установочную цепь типа Начальный( сброс, поскольку под действием фаз в правой части регистра всегда накапливаются 1, a в левон «(Ясти Г н 11 .1

Чтобы подготовить р- Г1.-стр к работе необходимо после включelнкя гитания подать серию импульсОв Счить(зяние ,и тем самым 0 -,.иститт -)егисто.

Для н рашив, .Ии = ем <ос гь бу<оер -.o.-.î

ЗУ вход 15 и выход 1 / предыдущего регистра сосдиняются соответственно

Bbr-.0д0м -, и входо, 1(посл<»дуюше—

Предлагаемый peгистс упро(Цек, IIO скольку в каждом разряде содержит„ помимо усилит<зл< ного элемента, все -о

1432699 фиг. 2 три и-р-п-транзистора и совмещенные с ними нагрузочные р-п-р-транзисторы.

Упрощение, достигнутое эа счет совмещения функциональных узлов регистра, обеспечивается благодаря использованию особых свойств инжекционных и-р-п-р-транзисторных структур: возможности регулирования в широких пределах задержки срабатывания п-р-птранзисторов (и,в частности, триггерных структур, не нарушая при этом их устойчивости) и удобства составления логического элемента простым объединением двух выходов на один вход — базу п-р-п-транзистора.

Упрощение регистра позволяет зна5 чительно увеличить емкость буферного ЗУ. Расчетный вариант буферного

ЗУ (по стандартной технологии "Изопланар" с 4-мкм-транзисторами), содержащего предлагаемый регистр и регистровый накопитель: емкость

4 кбит (организация 512 х 8 разрядов), максимальная частота фаз (записис читывания) 8 ИГц, длительность импульсов Ф,, Ф 50-60 нс.

1432609

Составитель Л.Амусьева

Техред Л.Сердюкова Корректор В.Романенко

Редактор В.Петраш

Тираж 590

Подписное

Заказ 5450/46

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий!!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, ф

Регистр сдвига для буферного запоминающего устройства Регистр сдвига для буферного запоминающего устройства Регистр сдвига для буферного запоминающего устройства Регистр сдвига для буферного запоминающего устройства Регистр сдвига для буферного запоминающего устройства Регистр сдвига для буферного запоминающего устройства 

 

Похожие патенты:

Изобретение относится к запоминающим устройствам и может быть использовано в устройствах динамической памяти, а также для хранения как аналоговой, так и цифровой информации в устройствах на основе микросхем с зарядовой связью с электрическим и оптическим ее вводом

Изобретение относится к электронной технике, в частности к микроэлектронике , и может быть использовано в качестве кольцевых сдвигающих регистров, регистров развертки, генераторов импульсов сканирования

Изобретение относится к вычислительной технике и может быть использовано при проектировании регистров сдвига на основе приборов с переносом заряда

Изобретение относится к вычислительной технике и может быть использовано в интегральных схемах на основе приборов с зарядовой связью (ПЗС), запоминающих устройствах, приемниках оптической информации и т.п

Изобретение относится к вычислительной технике и может быть использовано в интегральных схемах на основе приборов с зарядовой связью (ПЗС), запоминающих устройствах, приемниках оптической информации и т.п

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при создании линий задержки , функционально законченных интегральных схем на приборах с зарядовой связью (ПЗС)

Изобретение относится к способам программирования запоминающего устройства и позволяет обеспечить одновременный контроль пороговых уровней при выполнении двухуровневого или многоуровневого программирования

Изобретение относится к энергонезависимой памяти и способам ее программирования
Наверх