Генератор псевдослучайных сигналов

 

Изобретение относится к импульсной технике и может быть использовано в контрольно-испытательной и информационно-измерительной технике. Цель изобретения - расширение функциональных возможностей генератора и области его применения. Генератор псевдослучайных сигналов содержит счетчик импульсов 2, мультиплексор 3, оперативное запоминающее устройство 4, регистр 5, элементы И 6.1...6.П, сумматор 7 по модулю два, постоянное запоминающее устройство 8, элемент И 9, шину 1 тактовых импульсов и две группы 10 и 11 шин. Использование устройства обеспечивает раздельное управление параметрами псевдослучайных чисел в тактах работы генератора с сохранением предшествующих состоя- 1ШЙ. 1 ил. &

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (111

Al (511 ф H 03 К 3/84

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ф(ъ °

ОПИСАНИЕ ИЗОБРЕТЕНИЯМИ

Н д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4226340/24-21 (22) 08.04.87 (46) 15.11.88. Бюл. 1?* 42 (71) Вологодский политехнический институт (72) A.Н.Андреев, M.?0.Áåëîâ, А.M,Âoдовозов, В,Н.Лабичев и А.А.Сачков (53) 621 374.2(088.8) (56) Авторское свидетельство СССР

?(?272484, кл. Н 03 К 3/84, 1985.

Габидулин Э.М. Афанасьев В.Б. Кодирование в радиоэлектронике — M.:

Радио и связь, 1986, с. 166, рис. 6. (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ (57) Изобретение относится к импульсной технике и может быть использовано в контрольно-испытательной и информационно-измерительной технике.

Цель изобретения — расширение функциональных возможностей генератора и области его применения. Генератор псевдослучайных сигналов содержит счетчик импульсов 2, мультиплексор 3, оперативное запоминающее устройство

4, регистр 5, элементы И 6.1...6.п сумматор 7 по модулю два, постоянное запоминакщее устройство 8, элемент

И 9, шину 1 тактовых импульсов и две группы IO и 11 шин. Использование устройства обеспечивает раздельное управление параметрами псевдослучайных чисел в тактах работы генератора с сохранением предшествукщих состояний, 1 ил.! 437974

Изобретение относится к импульсной технике и может быть использовано в контрольно-испытательной и ин— формационно-измерительной технике.

Цель изобретения — расширение функциональных воэможностей генератора псевдослучайных сигналов эа счет раздельного управления параметрами псевдослучайных сигналов. (10

На чертеже представлена структурная схема генератора псевдослучайных сигналов.

Генератор псевдослучайных сигналов содержит шину 1 тактовых импульсов, соединенную с счетным входом счетчика 2 импульсов, мультиплексор

3, выходы которого соединены с соответствующими информационными входами 20 оперативного запоминающего устройства (ОЗУ) 4, выходы которого соединены с соответствующими информационными входами регистра 5, выходы которого соединены с первыми входами соот- 25 ветствующих элементов И 6.1-6.п группы 6 элементов И, выходы элементов

6.1-6.п которой соединены с входами сумматора 7 по модулю два, постоянное запоминающее устройство (ПЗУ) 8, 30 элемент И 9, первую группу 10 шин, вторую группу 11 шин, соответствующие шины которой соединены с соответствующими входами первой группы информационных входов мультиплексора 3

35 и с входом управления мультиплексора

3, (i+1)-й вход второй группы информационных входов которого соединен с

i-м выходом (i=1 2...n- 1; п-разрядность регистра 5) регистра 5, Первый 0 вход второй группы информационных входов мультиплексора 3 соединен с выходом сумматора 7 по модулю два. Соответствующие шины первой группы 10 шин соединены с первым входом элемен- 15 та И 9, с входом установки, с входом управления и с соответствующими информационными входами счетчика 2 импульсов, выходы которого соединены с

cooTBeTcTBующими адресными входами 50

ПЗУ 8, выходы которого соединены с вторыми входами соответствующих элементов И 6,1-6,п группы 6 элементов

И. Шина 1 тактовых импульсов соединена с входом управления ОЗУ 4 и с вхо— дом синхронизации регистра 5. Выход переполнения счетчика 2 импульсов соединен с вторым входом э;.емента

И 9, выход которого соединен с входом синхронизации счетчика 2 импульсов.

Устройство работает следующим образом.

Пусть на вход установки счетчика

2 импульсов подан сигнал логического нуля, на его информационные входы— двоичная комбинация, которая переписывается в счетчик 2 импульсов сигналом с первого входа элемента И 9. На входе управления (вход А) мультиплексора 3 установлен при этом сигнал высокого логического уровня. Рассмотрим режим работы генератора при условии, что работа счетчика 2 импульсов запрещена сигналом логического нуля на его входе управления (блокировки счета). Под воздействием положительного потенциала тактового импульса, поступающего на вход управления ОЗУ

4, последний работает в режиме считывания информации, и и-разрядное двоичное слово„ размещенное по адресу

М, переписывается в (параллельный) регистр 5. Разряды регистра 5 маскируются с помощью двоичной кодовой комбинации с выходов ПЗУ 8, определяя коэффи,иенты характеристического полинома. Результат суммирования по модулю два сигналов выбранных разрядов регистра 5 формируется на выходе сумматора 7 по модулю два, откуда поступает на первый вход второй группы информационных входов мультиплексора 3, а с его выхода — на первый информационный вход ОЗУ 4. По окончании положительного потенциала тактового импульса на шине 1 тактовых импульсов появляется сигиал низкого логического уровня, который переводит

ОЗУ 4 в режим записи сигналов с его информационных входсв в ту же его ячейку, из которой считывалось информация ранее. Таким образом„ сигналы с первого, второго и т.д. .., (n-1)ro выходов разрядов регистра 5 записываются в второй, третий ..., n-й разряды ячейки памяти ОЗУ 4 с адресом М, а в первый разряд этой ячейки записывается результат суммирования по модулю два сигналов регистра 5, маскированных в соответствии с коэффициентами полинома„ .записанными в разрядах ячейки памяти (с адресом М)

ПЗУ 8. В следующем цикле подачи тактового сигнала при блокировании работы счетчика 2 импульсов вновь производится опрос ячейки ОЗУ 4 с адресом

1437974

25

35

45

М, запись ее содержимого в регистр 5 с последующей записью сдвинутого сигнала в старшие ее (2-п)-й разряды, а результата суммирования по модулю два — в первый разряд опрашиваемой ячейки и т.д. Следовательно, при работе устройства с фиксированным содержимым счетчика 2 импульсов и при отличном от нуля содержимом ячейки памяти ОЗУ 4 с адресом М на выходе устройства формируется псевдослучайный сигнал, характеристики которого определены содержимым ПЗУ 8 по одноименному адресу . Для изменения характеристик генерируемого сигнала в соответствии с заданной программой достаточно установить новое значение адреса опрашиваемых ячеек ОЗУ 4 и ПЗУ

8, записав в счетчик 2 импульсов новое двоичное число, соответствующее выбранному адресу. В этом случае псевдослучайные числа, поступающие на выход устройства, формируются в ячейке ОЗУ 4, например, с адресом К и обладают характеристиками в соответствии с коэффициентами полинома, fx размещенными по одноименному адресу

ПЗУ 8. Поскольку обращение к другим ячейкам ОЗУ 4 (кроме выбранной ячейки) не производится, остальные ячейки сохраняют свое состояние, которое служит начальными условиями при обращении к ннм в процессе работы устройства.

Первоначальная установка начальных условий по адресам ОЗУ 4 обеспечивается подачей на управляющий вход мультиплексора 3 сигнала логического нуля, в результате чего обратная связь генератора размыкается, и на входы ОЗУ 4 коммутируются сигналы с входов первой группы информационных входов мультиплексора 3. подключенных к второй группе 11 шин устройства.

Следовательно, при нулевом потенциале на шине 1 тактовых импульсов обеспечивается запись данных с первой группы информационных входов мультиплексора 3 в выбранную ячейку ОЗУ 4.

Изменение адреса опрашиваемых ячее с обеспечивает запись начальных чисел в соответствующие ячейки ОЗУ 4.

Таким образом, блокировка работы счетчика 2 импульсов обеспечивает функционирование устройства в режиме, аналогичном режиму работы устройствапрототипа. Отличие состоит в том, что псевдослучайные числа формируются раздельно в ячейках по адресам

ОЗУ 4, что позволяет сохранить предшествующее состояние при переходе к новым адресам и дает возможность генерирования последовательностей, начальными условиями которых могут быть ранее прерванные сигналы. В данном режиме двоичная кодовая комбинация на информационных входах счетчика 2 импульсов определяет адрес начальной ячейки ОЗУ 4 и выбор характеристики генерируемого сигнала.

При наличии на входе управления счетчика 2 импульсов сигнала логической единицы под воздействием тактовых импульсов счетчик 2 импульсов последовательно проходит состояния, число которых (до переполнения) определено значением двоичной кодовой комбинации на его информационных входах. Следовательно, в каждом такте работы устройства на его выходах формируются псевдослучайные сигналы, характеристики которых определены текущим значением содержимого счетчика 2 импульсов, воздействующим на адресные входы ОЗУ 4 и ПЗУ 8, обращение к i-й ячейке памяти которых производится через If тактов, чем обеспечивается формирование многомерных псевдослучайных последовательностей, номера которых определены текущим значением содержимого счетчика 2 импульсов. В данном режиме двоичная кодовая комбинация М на установочных входах счетчика 2 импульсов определяет количество раздельно управляемых си гнало в.

Таким образдм, в устройстве органиэовано раздельное управление параметрами псевдослучайных сигналов в тактах его работы с сохранением предшествующих состояний, что позволяет при переходе к генерации сигналов с новыми параметрами запомнить конечное состояние прерванной последовательности и при возврате использовать его в кач= ñòâå начального, сохранив тем самым структуру генерируемого сигнала. При циклическом изменении содержимого счетчика 2 импульсов формируются многомерные псевдослучайные сигналы, характеристики которых различны в каждом такте цикла, определяемого коэффициентом пересчета счетчика 2 импульсов. Данный режим работы эффектйвен при организации параллельного анализа большого коли14379

Формула изобретения

Составитель И.Бурмистов

Редактор И. Киштулинец Техред H. Хоцанич Корректор О. Кравцова

Тираж 929

Заказ 5967/54

Под пи сно е

BHHHIIH locypарственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 чества цифровых блоков, каждый иэ которых исследуется под воздействием сигналов с заданными характеристиками. Например, при адресации подключаемых к выходам устройства приемников содержимым счет щка 2 импульсов на входах каждого из них формируются сигналы, структура которых определена коэффициентами соответствующего характеристического многочлена, раз- . мещенными по выбранному адресу ПЗУ 8..

Генератор псевдослучайных сигна- 15 лов, содержащий, шину тактовых импуль" сов, соединенную с входом синхронизации регистра, выходы которого соединены с первыми входами соответствующих элементов И группы элементов И, 20 ..выходы элементов И которой соединены с входами сумматора по модулю два, первую группу шин, о т л и ч а ю— шийся тем, что, с целью расширения функциональных возможностей sa 26 счет раздельного управления параметрами псевдослучайных сигналов, в не го введена вторая группа шин, соответствующие шины которой соединены с первой группой информационных вхо- 30 дов и входом управления мультиплексора, выходы которого соединены с соот,ветствующими информационныйи входами

74 6 оперативн oro запоминающего устройства, соответствующие шины первой группы шин соединены с первым входом элемента И, с входом установки, с входом управления и с соответствующими информационными входами счетчика импульсов, выходы разрядов которого соединены с соответствующими адресными входами постоянного запоминающего устройства, соответствующие выходы которого соединены с вторыми входами соответствующих элементов И группы элементов И, шина тактовых импульсов соединена с входом управления оперативного запоминающего устройства, с счетным входом счетчика импульсов, выход переполнения которого соединен с вторым входом элемента И, выход которого соединен с входом синхронизации счетчика импульсов, выходы разрядов которого соединены с соответствующими адресными входами оперативного запоминающего устройства, выходы которого соединены с соответствующими информационными входами регистра, i-й выход которого соединен с (i+1)-м входом (i=l,2...n- l; n — разрядность регистра) второй группы информационных входов мультиплексора, первый вход второй группы информаци1 онных входов которого соединен с выходом сумматора по модулю два.