Адаптивный аналого-цифровой преобразователь

 

СОЮЗ СОВЕТСНИХ

СОЦЙАЛИСТИЧЕСНИХ

РЕСПУ БЛИН

„„SU„„1437997 А 1 (50 4 Н 03 M 1/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ также может быть использовано в системах автоматического регулирования и управления в качестве первичного преобразователя для. устройства ввода в ЦВМ. В устройство, содержащее управ. ляемый цифровой делитель, счетчик импульсов, ключ, аналого-цифровой преобразователь считывания, элемент управления, блок сравнения, с целью повышения точности преобразования за счет адаптивного изменения числа раз- рядов преобразователя в зависимости от скорости изменения входного сигнала, введены шифратор, преобразователь погрешности аппроксимации, элемент

И ввода дискретных сигналов, элемент ж вывода дискретнык сигналов,. оперативное запоминающее устройство, постоянное запоминающее устройство. 4 ил. (21) 4034296/24-24 (22) 21<0186 (46) 15.11.88. Бюл..У 42 (71) Пермский политехнический институт (72) Е.Л,Кон, В.М.Кустов, Н.Н,Матушкин, А.Г.Меркушев и А.А.10жаков (53) 681.325(088.8) (56) Авторское свидетельство СССР

I 525240, кл. Н 03 М 1/34, 1976.

Авторское свидетельство СССР

И 706925, кл. Н 03 М 1/34, 15.06.78 ° (54) АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ .(57) Изобретение относится к информационно- измерительной технике, а

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1437997

Изобретение относится к информационно-измерительной технике, а также может быть использовано в системах автоматического регулирования и управления в качестве первичного преобразователя для устройства ввода в

ЦВМ, Целью изобретения является повышение точности преобразования эа счет 10 адаптивного изменения числа разрядов преобразователя в зависимости от скорости изменения входного сигнала, На фиг.l изображена структурная схема предлагаемого адаптивного ана- 5 лого-цифрового преобразователя; на фиг.2 — структурная схема преобразователя аппроксимацищ на Фиг.3 и

4 — схема процесса измерения с apan— тацией. 2О

Преобразователь содержит входную шину 1, шину 2 управления, управляемый цифровой делитель 3, аналогоцифровой преобразователь (АЦП) 4 считывания, блок 5 сравнения, йреобразо- 25 ватель 6 погрешности аппроксимации, элемент 7 дискретного ввода, элемент

8 вывода дискретных сигналов, оперативное запоминающее устройство (ОЗУ) 9, постоянное запоминающее уст- ЗО ройство (ПЗУ) 10, элемент 11 управления, счетчик 12 импульсов, шифратор 13, ключ 14 и интерфейсную магистраль 15.

Преобразователь содержит аналоговый ключ 16 аналоговое запоминающее устройство 17, блок 18 вычитания, блок 19 выделения модуля и аналогоцифровой преобразователь 20.

Шифратор представляет собой ре- 40 гистр и группу схем И, Элемент дискретного ввода является стандартным блоком КС, 34.03; элемент 8 вывода дискретных сигналов стандартное устройство КС.35.04; элелент ll управления — КС.59.01; ОЗУ 9КС„54.09, КЗУ 10 — КС.96.21 также являются стандартными элементами.

Элемент 11 управления ОЗУ 9, ПЗУ

10, элемент 7 дискретного ввода, элемент 8 вывода дискретных сигналов соединены между собой с помощью интерфеисной магистрали (ИК1) 15„

Преобразователь обеспечивает проведение процесса измерения с адаптацией в отношении изменяющихся частотных свойств выходного сигнала, 2 ° ". + t + :.щ ° пр

11» (П» макс, Ux n».

j U»» (3) В качестве критерия оптимизации аналого-цифрового преобразователя предлагается приведенная суммарная погрешность преобразования, определяемая как

K М ht U»

2 Л+ + 2 (,)

»в Uõ„„, П

»макс где Q — приведенная суммарная поE грешность преобразования „

Ь вЂ” приведенная погрешность квантования аналого"цифрового преобразователя; „„ — проведенная погрешность " аппроксимации выходного сигчала;

К вЂ” коэффициент, зависящий от вида аппроксимации и степени аппроксимирующе" го полинома Р;

М +, — модуль — максимум (Р+1) -ой производной сигнала на интервале дискретизации;

+1»1 — интервал дискретиэаП 9 время преобразования в анапс

- лого-цифров ом ус тройс тв е; — время чистого запаздыва0.Ь ния р

U — максимально допустимое Макс значение входного сигнала; — число разрядов счетчика б

12, подлежащее оптимиза(npH q = 1 „, g E = 6E ) °

Введение этого критерия в предлагаемое устройство позволяет минимум = эировать суммарную приведенную погрешность преобразования путем изменения числа разрядов (qo) счетчика 12.

Минимальное значение суммарной погрешности gE имеет место при равенстве нуля производной по числу разрядов при неизменности других характеристик, т.е. у.

= 0

Ер (2) уф с

Для решения уравнений (2) необходимо найти зависимость t „ и t > от числа разрядов преобразователя. Для принятого здесь параллельно-последо нательного метода 1„ определяется следующим образом. где t„

ni

1437997 ятия целой части 15 — const (4) я, стоящего в . Подставляя (3) и (4) в (1) и решая (2) относительно с1 получаем

=1,,1 — — — — — „+

1at (5) чсоат ь2) 2g (Р+1) аппаратурное время преобразования "трубок" шкалы (время измерения АЦП 4 считывания);

5 аппаратурное время преобразования "точной" шкалы (реализуемой счетчиком 12 и управляемым цифровым делителем 3); 10 время переписи кодов в элемент 11 управления через устройство 7 дискретного ввода; операция вз от выражени скобках; — число разрядов "грубойа шкалы устройства (число разрядов АЦП 4 считывания).

Для предлагаемого преобразователя

töä является постоянной величиной и характеризует время измерения 6 а„, время определения q „, время коммутации входов счетчика "точной" шкалы и время ввода-вывода измеренного значения b а„ и рассчитанного значения модели, т.е.

Бх где а * — — 2

«макс а

Ъ вЂ” -"- 1.

1а

Таким образом, зная текущее значение g an можно определить Чсоит

В устройстве преобразование напряжения в код осуществляется по следующей формуле:

Nrð + N ou s (6) причем

Н„g at» (7)

11точ = Nrp 11сч а1 (8) где N — выходной код преобразователя;

N целая часть выходного кода;

n — число разрядов кода Н„р;

N - дробная часть выходного кода;

m - число разрядов кода N, „;

N - текущее значение кода в

СЧ счетчике; о2 1схба "с — минимальная величина шага дискретизации, изменяющего коэффициент деления управляемого цифрового делителя 3;

q, — максимальное число разрясмакс дов счетчика 1 2 °

Преобразователь функционирует следующим образом.

При включении питания счетчик 12 сбрасывается нулем, поступающим с второго выхода элемента 8 вывода дискретных сигналов, этот же "0" блоки! рует блок 5 сравнения. Элемент 11 уп:

25 равления опрашивает элемент 7 дис.кретного ввода по четвертому входу, т.е. анализирует сигнал "Раб./ост"., в случае "1" происходит запуск адаптивного аналого-цифрового преобразо вателя. Кроме того, элемент ll управ30 ления через интерфейсную магистраль

l5 в ОЗУ 9 производит переобозначение на Nср, (блок 31 фиг.4, где

N е — среднее значение входного сигнала1; 4 „. на 4 „, (блок 4, фнг.4, З5 где — среднее значение поan. СРЕ4, грешности аппроксимации) .

По управляющему сигналу с третье40 го выхода элемента 8 вывода дискретных сигналов стробируется аналоговый ключ 16 и вхопной сигнал U« запоминается в аналоговом запоминающем устройстве 17. В результате на выходе

45 аналого-цифрового преобразователя 20 появляется текущее значение q

Это значение погрешности вводится в элемент I1 управления через третью группу входов элемента 7 дискретного

50 ввода и интерфейсную магистраль 15.

Элемент 11 управления в соответствии с формулой (5) определяет текущее значение q c on . Затем, через первую группу выходов элемента 8 вывода дискретных сигналов задается определен55 ный вход счетчика 12 через шифратор

13. В результате выполнения .описанных операции преобразователь подготовлен к работе, т,е. к измерению.

1437997

Непосредственное преобразование входного сигнала осуществляется в два этапа. На первом этапе стробируется АЦП 4 и в результате получается "грубое" значение N измеряегр мой величины П»;коэффициент деления управляемого цифрового делителя 3 при этом равен ")", т.е. на вход АЦП 4 подается величина .П», с выхода которого величина М„р через элемент 7 дискретного ввода поступает в оперативное запоминающее устройство 9 в качестве первого сомножителя для определения N .„,ц„и N (блок 10, фиг,3).

На втором этапе определяется N,щ.

Элемент 11 управления командой через элемент 8 вывода дискретных сигналов, блок 13 сравнения, через ключ

4 разрешает прохождение тактовых импульсов на шифратор 13. Импульсы поступают на соответствующий вход счетчика 1?. Счетчик 12 управляет цифровым делителем 3 коэффициент деления которого определяется по формуле

ЬК= )+N,„.t. (9)

Напряжение на выходе управляемого цифрового делителя 3 U - =Б»/6К начинает уменьшаться. Это уменьшение происходит до тех пор, пока не произойдет изменение в младшем разряде аналого-цифрового преобразователя.

Это изменение улавливается блоком 5 сравнения, который запрещает прохождение тактовых импульсов от элемента

ll управления в счетчик 12 через ключ

14 и шифратор 13, т.е. в результате прерывания от блока 5 сравнения формируется код И „, который затем поступает в оперативное запоминающее устройство 9 через элемент 7 ввода дискретных сигналов в качестве второго сомножителя для определения И сц и

N (блоки 12 — 14, фиг,3 и 4), нулем по первому выходу блока 8 вывода дискретных сигналов сбрасывается счетчик 12 (блок 15, фиг.3) и блокируется блок 5 сравнения. Элемент 11 управления определяет N,oq по формулам (8) и (6) .

После записи кода N в оперативное запоминающее устройство 9 и установки узлов преобразователя в исходное состояние начинается следующий цикл. измерения.

Фрагменты программы работы адаптивного аналого-цифрового преобразователя на ассемблере следующие.

Предварительно введем дополнительные обозначения: 1-я группа выходов элемента 8 вывода дискретных сигналов, т.е. КС35"04 — выводы 26—

42; 1-я группа выходов элемента 7 ввода дискретных сигналов, т.е.

КС34.03, — входы 42- 47; 2-я группа входов КС34.03 — входы 48-63; 3-я

10 группа входов КС34-03 — входы 64-71.

Пусть: код N, 16-разрядный занимает

2 байта; код Ь, занимает l байт;

INDS — адрес элемента КС.43.03 (ввод дискретных сигналов); DUTDS — адрес элемента КС35.04 (вывод дискретных сигналов), 1-й фрагмент: начальная установка и подготовка к работе НУСТ: X R А,А, =К

OUT ОПТРЯ +2; сброс счетчика и запрещение прерывания ЦСС5

LHLD NSRED) пара NIM):=nàðà NSRED, ЯНЬП NIM1 J т, е. М, =N « >

LDA DSRED) DELAP=DSRKD, т,е, 1 а, ) а сре

ANAL:MV1 А, 4 опрос состояния

OUT INDS+1 входа "4" элеменIN ХМЭЯ+! та КС34.03, т.е. . состояние сигнала "Раб./ост."

30

AN1 20 Н

IZ НУСТ проверка состояния входа "Раб./ ост, цикл по

lt ка "Раб,/ост." выдача "1" на выход "3" элемента КС35.04, т.е. запуск ППА

MVI A 1

OUT 0UDS+3

LXT В, 41

XRA А выдача на выход

0UT 01)ТВЯ+3) "2" элемента

КС35.04, т.е. приведение выхода "3" в исходное состояние

2-й фрагмент: определить q „ по

50 известным 5O„ ; и N

Пусть в результате q с „„записано в регистровой паре ВС.

МОЧ А, С ) с опт на

OUT OUTDS группу выходов

55 MOU A, (26-4!) элемента

DUT ОТСТОЯ+) КС-35,04

В: =26, С:=4) текущий номер

И).МОЧ А, В

)Ц.С

МОЧ В, А

7 1437997 опрашиваемого мз: входа элемента

КС34.03 циклический. сдвиг В на 1 разряд влево.

При этом в младший разряд В записывается

MOV А.Д

RLC

M0V Д, А

МОЧ А, С

OUT INDC+1 т Пас+1

ANI 2фН

IZ M4

INP опрос заданного входа

INR В запись в младший разряд В ")", если вход был в состоянии "1" уменьшение на 1 текущего номера входа элемента

КС34.03

И2: DCR С

IP М) переход, если текущий номер ъ?6

Пояснение к фрагменту 2 : В со35 стояние входов 26-41 1-й группы входов КС34,03. т.е. N

MVI А,)

OUT DUTDS+2 выдача "1" на первый выход 40 элемента

КС35.04, т.е. запуск ЦСС5 от } разрешение пре- 5 рывания и ожидание прерывания от АЦП 4

Пояснение к фрагменту 2: при полу50 чении "запроса прерывания" от АЦП 4 выполняется программа обработки прерывания, состоящая из одной команды:

ЕТ, т,е, происходит возврат в основную программу

LXI Д,ф; ДЕ:= ф

MVI С,63 С: F>3 — текущий номер входа элемента

КС34,03

MOV Аэ С 1

0UT INDS+)

IN INDS+1

ANI 2 н )

IZ М2 проверка состоя15 ния опрошенного входа и переход, если вход находится в состоянии

М4: DCR С

MVI А,55

CMP С

IM М3: переход, если текущий номер входа 56

Пояснение к фрагменту 2: Д: состояние входов 63-56

М5: MOV А,Е

RLC

МОЧEА

MOV А,С

OUT INDS+1

IN INDS+1

AN) 2фН

IZ М6

INR Е

М6: DCR С

MV1 А,47

СМР С

ТИ М5! перех.,если текущий номер входа 48

Пояснение к фрагменту 2: а} Е:=состояние входов 55-48 б) ДЕ:=состояние входов 48-63 второй группы входов элемента

КС34.03, т.е. N«, XRA А выдача "0" на

OUT OUTDS+2 второй выход элемента КС35.04, т.е, сброс счетчика 12 и блокировка ЦСО 5

3-й фрагмент: вычисление Naos i no известным N Nrp 8; . Вывод Ni=

=Н „; + N q, и запись N — в ячейку

NIMI

ЬХ) В,71 В5 42, С: 7)

М7: МО А В

RLC

MOV В,А

MOV А,С

OUT INDS+ 1.

IN INDS+1

AN1 2фН

IZ М8

INR В

1437997

M8 DCR С

NV I А, 63

СМР С

IM М7; переход, если текущий номер входа 64, Пояснение к фрагменту 3: В:= состояние входов 71-64 третья группа входов элемента КС34.03, т.е. Д

IMP ANAL! переход на анализ составления входа "Раб,/ост."

Поясним функционирование предлагаемого устройства следующим цифровым примером .

Пусть эхма„с-10В1 число разрядов

"грубой" шкалы п=4, число разрядов

"точной" шкалы m=q, „=10. Пусть осуществляется ступенчатая аппроксимация входного сигнала, т.е. р=0.

Примем также следующие значения параметров преобразователя: ,т =5 10 с tev =100 10 с; (2t„+t„+t „+t ч з )= 10 с.

На вход преобразователя поступает входной сигнал Ух=5,5В и при этом с выхода преобразователя 6 погрешности аппроксимации снюкается погрешность аппроксимации дс,„т =10 .

Элемент 11 управления считывает значение Д.о„ =10 и запоминает текущее значение U>. Затем по формуле (5) вычисляет q с опт 8 °

Затем с помощью шифратора 13 элемент 11 управления подключает выход ключа 14 к третьему входу счетчика 2 (первый вход соответствует q =1О, втот рой (q )=9 и т.д.), для чего в регистр записывается следующая информация — 00100.....0..

Стробируется АЦП 4. В результате получается код

N = ) - - — 2 (=8 =1000

15 5 4

"Г ) 10

tO т который и поступает в оперативное запоминающее устройство 9 в качестве первого сомножителя для определения

N о„ N, . На этом первый такт преобразования заканчивается.

На втором такте определяется N, „, Элемент 11 управления через ключ

14 подает тактовые импульсы на вход счетчика 12 через шифратор 13, предварительно открыв ключ 14 командой через элемент 8 вывода дискретных сигналов 4 блок 5 сравнения, Так как импульсы поступают на третий вход счетчика 12, то каждый импульс вызывает приращение N «, на че— — = 4 9929 В

5 5

4 26 l5

1024

Переключение младшего разряда после 26 импульсов фиксируется блоком 5 сравнения, который закрывает

20 ключ 14. Двоичный код счетчика.12, равный 4 26 =104 =00011-1000, постуцает в оперативное запоминающее устройство 9 через элемент 8 ввода дискретных сигналов, и элемент 11 управления по формулам (8) и (6) определяет N

19точ 8; 104 1024 0,8! 251 !%=8,8125, 1 который соответствует напряжению

30 5т5078 В

Преобразование закончено.

При Да „=1О получаем q „, 8, поэтому интервал Д t, определяемый иэ (3) равен

At Ä =2t „+,„+ „, +1„, Ux — — 2

U1 макс

+ (-0 — — - — -1) х тс,опт

=l,171 10 с;

4 так как

Кр М,., 6 t

45 1!х макс то

К . M p i Дао 0 01 ик макс htî- 19171 ° 10

= 85,39 с

Определив этот коэффициент, связывающий Ьа„и Ь t, может найти Д а„ для тобых значений q . Вычисляя Ь <

55 по формуле (1) при различньгх значениях с, получаем

Д е (1О) =1, 34-10; h (9) 1, l 7010 ; д (8) =1,1 59-10; Ь (7)

=1, 30 — 10 ° тыре единицы. Счетчик 12 управляет цифровым делителем 3, коэффициент деления которого, определяемый по формуле (9), начинает возрастать, а на5 пряжение U< на входе АЦП 4 уменьша3 ется до тех пор, пока не произойдет изменение в младшем разряде АЦП 4, N = - — 5,4787 В;

5 5

1О ×À 4:

1 +

1024

143

7997

Таким образом, q =8 действительно дает наименьшее значение Ь, а по сравнению со случаем q =10 (устройстс во без адаптации) приведенная суммар5 ная погрешность уменьшается в 1,15 раза. Увеличение д для устройствабез .адаптации "физйчески" объясняется тем,.что увеличивается погрешность аппроксимации вследствие увеличения 10 времени преобразования, которое определяется значением числа разрядов счетчика (q„), равным десяти. Для неадаптивного преобразователя время преобразования больше. 15

Формула изобретения

1, Адап тив ный анало го-цифров ой преобразователь, содержащий управля- 20 емый цифровой делитель, счетчик им. пульсов, ключ аналого-цифровой преобразователь считывания, элемент управления, блок сравнения, первый вход которого соединен с выходом младшего разряда аналого-цифрового преобразователя считывания, вход которого подключен к выходу управляемого цифрового делителя, управляющие входы которого соединены с соответствующими информационными выходами счетчика импульсов, выход блока сравнения подключен к управляющему входу ключа, отличающийся тем, что, с целью повышения точности преобразова- 35 ния за счет адаптивного изменения числа разрядов преобразователя в зависимости от.скорости изменения входного сигнала, в него введены шифратор, преобразователь погрешности аппрокси- 40 мации, элемент ввода дискретных сигналов, элемент вывода дискретных сигналов, оперативное запоминающее устройство, постоянное запоминающее устройство, тактирующий выход элемента 45 управления соединен с информационным входом ключа, выход которого соединен с управляющим входом шиф, ратора, информационные входы которого соединены с соответствующи- 50 ми выходами первой группы выходов элемента вывода дискретных сигналов, второй вход блока сравнения цбъеди12 нен с входом обнуления счетчика импульсов и подключен к второму выходу элемента вывода дискретных сигналов, информационные входы счетчика импульсов подключены к соответствующим выходам шифратора, информационные выходы аналого-цифрового преобразователя считывания соединены с соответствующими входами первой группы входов элемента ввода дискретных сигналов, входы второй группы входов которого объединены с соответствующими управляющими входами управляемого цифрового делителя, информационный вход которого соединен с аналоговым выходом преобразователя погрешности аппроксимации, информационный вход которого является входной шиной, управляющий вход соединен с третьим выходом элемента вывода дискретных сигналов, а информационные выходы подключены к соответствующим входам третьей группы входов элемента ввода дискретных сигналов, четвертый вход которого является шиной управления, а пятый вход подключен к выходу блока сравненн., входы-выходы элементов ввода и вывода дискретных сигналов, постоянного запоминающего устройства, оперативного запоминающего устройства и элемента управления объединены, 2, Преобразователь по п.1, о т— л и ч а ю шийся тем, что преобразователь погрешности аппроксимации выполнен на последовательно соединенных аналоговом ключе, аналоговом запоминающем устройстве, блоке вычитания, блоке выделения модуля, аналого-цифровом преобразователе, выходы которого являются соответствующими информационными выходами преобразователя погрешности аппроксимации, аналоговым выходом которого является выход аналогового запоминающего устройства, второй вход блока вычитания объединен с информационным входом аналогового ключа и является информационным входом преобразователя погрешности аппроксимации, управляющим входом которого является управляющий вход аналогового ключа, 1437997

1л37997

Уйа. +

Составитель Ю,Спиридонов

Техред M.Д щьас Корректор А.Обручар

Редактор Т.Парфенова

Тираж 929 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5969/56

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, л