Линейный интерполятор

 

Изобретение относится к автоматике и вьшислительной технике и может : быт-ь использовано в устройствах программного управления станками и графических устройствах ввода-вьшода цифровых вычислительных машин. Целью изобретения является повьшение быстродействия и точности интерполятора. Линейньш интерполятор содержит первьй и второй регистры координатных приращений , блок совпадения, коммутатор, счетчик, первый и второй накапливающие сумматоры, элемент И, элемент ЮТ и блокоуправления в Повышение быстродействия обеспечивается за счет формирования комбинированных двойных шагов, определяемых в результате одновременного и независимого вычисления двух значешш оценочных функций посредством операции суммирования. Повышение точности интерполяции (воспроизведение прямой с максимальной погрешностью, не превышающей половины шага дискретизации).обеспечивается за счет начальной установки накапливанищх сумматоров. 1 з.п, ф-лы, 7 ил., 1 табл. i (Л

СОЮЗ СОЭЕТСИИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5Н 4 С 05 В 19/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И Д BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4188948/24-24 (22) 30.01.87 (46) 23,11.88, Бкл, Р 43 (71) Винницкий политехнический институт и Винницкое производственное объединение "Терминал" (72) А.М.Петух, А.H,Ðîìàíþê, Д,Л,Дрейзис, В,П.Майданюк и Д.Т.Ободник (53) 621.503.55 (088,8), (56) Авторское свидетельство СССР

Р 551610, кл, G 05 В 19/18, 1977..

Авторское свидетельство СССР

Ó 1298714, 17.03.86. (54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике и может .быть использовано в устройствах программного управления станками и графических устройствах ввода-ssrhoga цифровых вычислительных машин, Целью

„„SU, 1439532 А1 изобретения является повышение быстродействия и точности интерполятора.

Линейный интерполятор содержит первый и второй регистры координатных приращений, блок совпадения, коммутатор, счетчик, первый и второй накапливающие сумматоры, элемент И, элемент ИЛИ и блок, управления. Повьппение быстродействия обеспечивается за счет формирования комбинированных двойных шагов, определяемых в результате одновременного и независимого вычисления двух значений оценочных функций посредством операции суммирования.

Повышение точности интерполяции (воспроизведение прямой с максимальной погрешностью, не превышающей половины шага дискретизации). обеспечивается за счет начальной установки накапливающих сумматоров. l з.п, ф-лы, 7 ил., 1 табл.

1439532

Изобретение относится к автоматике и вычислительной технике и может

f »bòü использовано в устройствах программного управления станками и графических устройствах ввода-вывода цифровых вычислительных машин„ Цель изобретения — повышение .быстродействия и точности интерполятора.

Ва фиг. 1 представлена структурная схема линейного интерполятора," на фиг. 2 - функциональная схема блока управления; на фиг. 3 — граф-схема алгоритма работы интерполятора в цикле подготовки; на фиг. 4 — графсхема работы интерполятора в цикле интерполяции; на фиг. 5 — временные диаграммы работы устройства„ на фиг.6функциональная схема реализации первого и второго накапливающих суммато- 20 . р ов; на фиг „7 — пример аппроксимации интерполятором отрезка прямой.

Линейный интерполятор содержит первый регистр 1 координатных приращений, блок 2 совпадения, второй регистр25

3 коордийатньж приращений, счетчик 4, первый элемент И 5, коммутатор 6, пер—

BOIH 3$Iемент ИЛИ 7, первыи 8 H втором

9 нак алли в акающие сумматоры, блок I 0 управления, вход "Пуск" 11 интерполя- 3О тора, входную информационную шину 12, шестой 13, пятый 14, второй 15, первым 16, четвертыи ".7, т етии 18 и седьмой 19 входы интерполятора, первые 20 и вторые 21 выходы интерполятора, четвертый 22 и третий 23 вью:оды интерполятора, второй вход 24 блока

10 управления9 второй выход 25 блока

10 управления, четвертый 26 и пятый 27 входы блока 10 управпения, шестой вы-,9О ход 28 блока 10 управления, десятый вход 29 блока 10 управления, третий

3 и первый 31 выходы блока 10 управления.

Блок 10 управления (фиг,2) содержит первый D-триггер 329 инвертор 33, фсрмирователь 34 импульсов, второй элемент И 35, второй 36 и третий 37

Р-триггеры, третий элемент И 38, четвертый 39, пятый 40, шестой 41 и седь50 мой 42 D-триггеры, второй элемент

ИЛИ 43, блок 44 постоянной памяти, элемент ИЛИ-НЕ 45, Первый 8 и второй 9 накаппивающие сумматоры содержат сумматор 46 и триггеры 47, 55

Линейный интерполятор формирует

i;iмбнннровя нпые двойные тпвгн нриращеннй, опрея.ляемые в реэул9таrå одновременного и независимого вычисления двух значений сцепочных функций посредством выполнения операции суммирования.

Последнее технически достигается наличием двух накапливающих сумматоров, на информационные входы кото- . рых коммутируются требуемые для вычисления оценочных функций операнды.

Обоснуем математически возможность формирования в каждом интерполяционном такте сразу двух шаговых приращений.

Для обеспечения максимальной точности аппроксимации (IJ необходимо начапьное значение оценочной функции Hn t

ОФ, принять равным — J ц.ч,, где

J ц.ч. — оператор выделения целой части операнда, заключенного в скобки. В дальнейшем шаговые приращения формируются в соответствии со знаком оценочной функции, вычисляемой по следующим математическим зависимостям

ОФ 1+, = ОФ - ИП при ОФ О;

ОФ;„, = ОФ + (БП вЂ” МП) при ОФ < О.

В первом случае формируется только шаговое приращение по ведущей координате, а во втором — диагональный шаг,. т,е. комбинированное перемещение по ведущей и ведомой координате.

В известном, линейном интерполяторе, вычисление оценочной функции производится только для векторов с первой четверти первого квадранта. Трансформация полученных результатов на остальные четверти производится согласно следующих правил:

Для получения отрезка прямой с yr1

А ло м наклона — пр ив адл ежаще г о в тоВ 9 рому полуоктанту, необходимо проинвертировать последовательность шаговых приращений, соответствующих отВ-А резку — — принадлежащему первому

В полуоктанту. Указанное свойство позволяет путем инверсии получить отрезки прямых во второй четверти квадранта по известным поспедовательностям приращений со< тветствующих прямых с первой четверти. При этом достш ается совершенно одинаковая точность аппр ок сима ции, Взаимная переK(.ììóòëöèÿ последовательностей прнрпшеннй. Формируемых в

50 l43953 первой полонине квадранта с координаты Х на Y и с Y на Х, обеспечивает симметричное воспроизведение прямой во второй половине квадранта относительно биссектрисы угла по заданному

5 отрезку в первой половине квадранта.

Координатные шаги формируются с учетом знаков исходных приращений, определяющих все выкладки, производи только отрезками прямых с первого полуоктанта (Х=БП, 7=ИП, БП= ь 2ИП), В интерполяторе 13 каждом такте синхронно формируются две независимые оценочные функции ОФ1 и ОФ2, 15 причем оценочная функция ОФ1; служит для опрецеления ша oBblx приращений по ведомой координате в точках, соответствующих нечетным значениям абсцисс формируемого вектора, а оценочная функция ОФ2 — четным, если начало формируемого вектора можно условно соотнести с началом координат, Так, например, при БП = 17 оценочная функция ОФ1; определяет шаговые 25 приращения и точках 1,3,5,7,9,11, 13,, 15, 17, а оценочная функция ОФ2; — в точках 2,4,6,8,10,12,14,16.

Шаговые приращения по ведущей координате формируются в каждом интерполяционном такте, а по ведомой — в соответствии с значениями оценочных функций ОФ1, и ОФ2;.

В линейном интер оляторе начальные значения оценочных функций ОФ1

1 БПЧ и ОФ2 принимают равными — 2 1,.

Это позволяет симметрировать погрешность аппроксимации и достичь максимальной точности аппроксимации, рав- 40 ной половине шага дискретизации.

Для отрезков прямых (известный интерполятор), принадлежащих первой четверти первого квадранта, возможны следующие сочетания шагов по ведомой координате: 01,10,00, где 1 — наличие перемещения, 0 — отсутствие перемещения. Это следует из того, что посколь БП вЂ” ИП1 ку БП 2МП, то отношение(—,.- — — (-ИП („„ определяющее число тактовых моментов времени, когда шаговые приращения по ведомой координате не формируются, к числу тактовых моментов времени, когда шаговые приращения по ведомой ко55 ординате имеют место, больше или равно 1. Таким образом, последовательность приращений по ведомой координате для рассматриваемого случая харак2 4 теризуется преобладанием нулей. Сочетание шагов 11 невозможно.

Действительно,из (1) следует, что при ВП 2ИП и отрицательном значении оценочной функции ОФ; значение ОФ;+, всегда больше нуля, поскольку к отрицательному значению ОФ; ()ОФ;(6 МП) добавляется значение БП-MIьМП, т,е. после выполнения диагонального шага обязательно, Слецует перемещение, ха" рактеризуемое большей проекцией. В линейном интерполяторе оценочные функции ОФ1 и ОФ2 вычисляются для точек, отстоящих одна от другой на две дискреты.

Поэтому при положительном значении оценочной функции ОФ1„ (ОФ2;) при вычислении значейия ОФ1;+, (ОФ2;+, ) из значения ОФ1 (ОФ2 ) вычитается значение 2МП.

При положительном значении функций ОФ1; и ОФ2; по ведомой координате шаговые приращения не формируются, т.е. равны 00, Это следует из того,,что аппроксимируемая прямая находится ниже идеальной и отстоит от нее на расс îÿíèè, меньшем половины шага дискретизации (оценочная функция определяет расстояние allпроксимируемой прямой от идеальной прямой). При отрицательном значении хотя бы одной из функций ОФ1; или

ОФ2 в одной из двух рассматриваемых точках формируется единичное переме>щение по ведомой координате, т,е. перемещения 01 или 10.

Очевидно, что если ОФ1;=» О, а

ОФ2, О, то формируется шаговое пере,мещение 01. Если же ОФ1; (О и ОФ2; с0, то формируется перемещение 10, В этом случае на единичное перемещение указывает отрицательный знак функции

ОФ1;, формируемой для первой из двух рассматриваемых точек, а отрицательный знак функции ОФ2, указывает только на то, что B одной из рассматриваемых точках имеет место единичное перемещение, поскольку для рассматриваемого случая (первый полуоктант первого квадранта и максимальной точности аппроксимации) перемещение 11 не имеет смысла.

При отрицательном значении хотя бы одной иэ оценочных функций ОФ1; или ОФ2; их новое значение определяется по формуле

ОФ1, = ОФ1; + БП - 2МП;

ОФ2;„ = ОФ2, + БП вЂ” 2ИП.

1439532

ОФ1;„= ОФ1, - 2МП

ОФ2 = ОФ2 — 2МП при ОФ11 » О и ОФ2„ 0;

1+(ОФ1,, = ОФ1, + БП вЂ” 2MII

ОФ2 012 + БП 2МП при ОФ1; (О или ОФ2„ (О.

1+1 ки равным

45

2МП =

Это следует из следующих сообраJKF ний.

Поскольку в одной из двух рассматриваемых точек формируется диагональ5 ный шаг, то его выполнение. согласно (1) учитывается слагаемым БП-МП. Поскольку для рассматриваемого случая (1 полуоктант) перед или после выполнения диагонального шага единичное приращение по ведомой. координате не выполняется, то согласно (1) для укаэанных точек значение оценочной функции получают путем вычитания иэ нее величины МП. 15

Рассмотрим особый случай для рассматриваемого алгоритма работы устройства, Поскольку первая точка (точ25 ка 1) отстоит от начала вектора только на одну дискрету то, очевидно, значение оценочной функции для нее согласно (1) производится по формуле

Г БП 30

ОФ1 = — = МП, 2 ц

I-"-) = ои,.

Для упрощения практической реали35 зации (манипулирование только с величиной 2МП) начальное значение функции ОФ1О принимают в цикле подготовГБП

Тогда CC1» = (Д- + МП) В дальнейшем оценочные функции

ОФ1,, и ОФ2;+, формируются только 50 цля точек, отстоящих на две дискреты.

Начальное значение функции

ОФ2

В интерполяторе работа блока 2 разрешается нулевым уровнем сигнала на его управляющем входе. При этом на выходах этого блока присутствует па6

Таким образом, для точек, отстоящих на две дискреты, новое значение оценочной функпии при отрицательном значении хотя бы одной из функций

ОФ1, или ОФ2, определяется путем прибавления к ее прежнему значению величины БП-МП и вычитания MII т.е, прибавления величины (БП-МП) -MII=

БП вЂ” 2МП, Таким образом, значение оценочных функций ОФ1;,, и ОФ2;+< вычисляются согласно выражений рафазный код, соответствующий значению операции на его информационных входах.

При значении "Лог ° 1" на управляющем входе блока 2 совпадения на его выходах присутствуют уровни логических единиц, не являющиеся активными по отношению к установочным входам первого 8 и второго 9 накапливающих сумматоров.

Счетчик 4 служит для определения конца интерполяции. Запись операнда в счетчик 4 осуществляется нулевым уровнем сигнала, поступающего на пятый вход 14 интерполятора, Активный уровень сигнала на вычетающем входе счетчика 4 — перепад уровня из нуля в единицу. Поскольку в интерполяторе формируется в каждом такте сдвоенное комбинированное приращение по ведомой координате, то число тактов работы интерполятора по выдаче щаговых

1БП1 приращений равноj«-2--1 при четном

БП ц.ч

БП и — + 1 при нечетном БП, где

БП вЂ” значение большего приращения.

Блок 10 управления формирует на шестом 28 выходе сигнал "+ 1" для счетчика 4 при нечетном значении большего приращения, Первый 8 и второй 9 накапливающие сумматоры служат для определения знака и значения оценочных функций, определяющих положение аппроксимируемого участка из двух точек по отношению к идеальной прямой.

15

35

1

143953

11ри з начении ногине кого нуля на сбросовых входах сумматоров обеспечивается установка их знаковых разрядов в нулевое состбяние.

Запись полученной суммы во внутренний регистр первого 8 и второго 9 накапливающих сумматоров осуществляется передним фронтом сигнала, поступающего на их стробирующие входы.

Единичное значение сигнала на знаковом выходе сумматоров указывает на отрицательное значение суммы, полученной в данном такте. Поскольку вычитание в первом 8 и втором 9 накапливающих сумматорах осуществляется в дополнительном коде, то при реализации операции вычитания на их входы переноса поступает значение "Лог,1", Блок 10 управления осуществляет управление работой блоков, входящих в состав предлагаемого интерполятора.

Активный уровень сигнала "Пуск", поступающего на третий вход блока 10 управления — перепад уровня из нулевого в единичное состояние. На выходе 22 блока 10 управления формируется сигнал "Конец интерполяции". Нулевое значение сигнала на седьмом выходе 22 блока 10 управления укаэывает, что интерполятор завершил формирование вектора и готов к приему приращений и признаков, задающих новыи отрезок прямой. Сигнал на третьем выходе 23 интерполятора является стробирующим. Нулевое значение сигнала на указанном выходе указывает, что на первые 20 и вторые 21 выходы интерполятора выставлены значения шаговых приращений. Указанный сигнал может служить сигналом записи шаговых приращений во внешнюю память (на фиг. 1 не показано). На седьмой вход

19 интерполятора, подключенный к одиннадцатому входу блока 10 управления, поступает сигнал установки интерполятора в исходное состояние по включению питания. По включению питания на указанный вход поступает кратковременный импульс отрицательной полярности. По окончании действия указанного импульса на указанном входе удерживается уровень логической единицы.

Передним фронтом сигнала, поступающего на третий вход 18 интерполятора, осуществляется запоминание в блоке 10 управления признаков, используемых при формировании шаговых

2 8 приращений, На первый вход 16 интсрполятора поступает единичный уровень сигнала при 6 У > Ь Х, а на четвертый вход 17 интерполятора — при 2МП. "БП.

В последнем случае значение ИП принимается равным БП-ИП, а блок 10 управления обеспечивает инвертирование шаговых приращений, полученных в результате интерполяции отрезка с угБП-МП лом наклона — — — .

БП

Блок 44 постоянной памяти, входящий в блок 10 управления, осуществляет хранение и выдачу шаговых приращений, соответствующих значению операнда на его адресных входах. Последний образован значениями признаков, хранящихся в четвертом 39, пятом 40 и седьмом

42 триггерах, а также значениями знаковых разрядов первого 8 и второго 9 накапливающих сумматоров, хранлщих значение оценочных функций ОФ1, 04>2.

Первый и второй управляющие входы блока 44 постоянной памяти являются входами "Выборки кристалла", При неактивных уровнях на указанных входах на выходах блока 44 присутствуют уровни логической единицы.

Четвертый триггер 39 и пятый Dтриггер 40 служат для хранения признаков, определяющих соотношеHIM между приращениями, которыми задан исхоцный отрезок прямой. Четвертый Dтриггер 39 устанавливается в состояние логической единицы при 5 Y ) Ь Х, а пятый D-триггер 40 при БП (211П.

Шестой D-триггер 41 служит для хранения признака, определяющего четность или нечетность большего приращения

БП, причем установка этого триггера в состояние логической единицы осу;ществляется при нечетном значении БП.

Седьмой D-триггер 42 служит для выдачи признака, хранящегося в шестом

D-триггере 4 1 в последнем интерполяционном такте. При нечетном БП в последнем интерполяционном такте осуществляется выдача только одного шагового приращения по ведущей и ведомой координатам.

Второй D-триггер 36, третий Dтриггер 37 и третий элемент И 38 образуют запускающую цепь, При единичном значении указанных триггеров третий элемент И 38 обеспечивает выдачу на свой вход импульсов, поступающих на его первый вход от формирователя

34 импульсов. интерполятора во второй 3 и в первый

1 регистры координатного приращения записываются соответственно значения

2МП и МП. Значение 2МП на информационных входах регистра 3 получают за счет соединения их порязрядно, кроме младшего, с второго по и-й разрядами входной информационной шины 12 и подключений младшего разряда к выходу

"Лог,О", При нечетном значении больmего приращения значение младшего разряда БП хранится в блоке 10 управления и при действии импульса на втором входе 15 интерполятора на шестом выходе 28 блока 10 управления формируется импульс, под воздействием которого к содержимому счетчика 4прибавляется единица„ т.е. счетчик 4приГБП1 нимает значение -- + 1, 1..<<

Таким образом, при значении МП на входной информационной шине 12 интерполятора и действии импульса записи на втором входе 15 регистр 3 принимает значение 2МП„регистр l — значение MII счетчик 4 — значение с БП1

+ 1 при нечетном значении БП.

2,„

ЗО, При третьей пересылке от внешнего устройства на первый 16 и четвертый

17 входы интерполятора поступают соответственно два признака, принимающих единичные значения при h,Y = БП и

БП 2МП. При Х = БП на первый вход 16 интерполятора поступает значение

"Лог,О". При 2МП БП значение логического нуля поступает на четвертый вход

17 устройства. Запись указанных признаков осуществляется импульсом положительной полярности на третьем входе 18 устройства. Указанным сигналом обеспечивается также прием суммы вторым . накапливающим сумматором 9. По" скольку в указанный момент времени на управляющий вход коммутатора 6 поступает значение "Лог.О", то на информационные входы второго 9 накапливаювторых входов коммутатора 6, соединен-, ных с выходами регистра 1. Начальное значение, хранящееся, во втором накапливающем сумматоре 9, равно

9 }439532 I0

Второй 36 и третий 37 D-триггеры ! обеспечивают присинхрониэированное начало работы интерполятора к первому импульсу.

Линейный интерполятор работает следующим образом.

На входную информационную шину 12 устройства поступает значение большегс приращения БП. При этом на пятом входе 14 интерполятора появляется импульс отрицательнои полярности, подтверждающий наличие на входной информационной шине 12 значения БП.

Под воздействием указанного импульса, поступающего на вход загрузки счетчика 4, последний принимает знаГБП чение(—, Это достигается эа (г счет соединения информационных входов счетчика 4 поразрядно, кроме старшего, 2-го по и-й разрядами входной информационной шины 12 и подклю— ением старшего разряда к выходу логического нуля. 25

Значение младшего разряда на входной информационной шине 12, указывающего на четкость или нечетность БП, записывается в шестой D-триггер 41 бл зка 10 управления.

Под воздействием импульса на пятом

1 вхэде 14 интерполятора первый 8 и второй 9 накапливающие сумматоры также, как и счетчик 4, принимают значение (") . ЗБ

Это достигается подачей на их установочные входы парафаэного кода„ БП1 соответствующего значению — or

2. ц.ц 40 блока 2 совпадения. Информационные входы блока 2 совпадения подключены к входной информационной шине 12 аналогично как для счетчика 4.

Таким образом, при подаче на вход- 45 ную информационную шину 12 значения

БП и наличии управляющего импульса на пятом входе интерполятора счетчик 4. первый 8 и второй 9 накапливающие сум- щего сумматора 9 поступает значение с

ГБП1 маторы принимают значение вЂ, à 50 2 g4 в блоке 10 управления запоминается значение младшего разряда большего приращения. После выполнения указан- БП а значение операнда, храняных действий на входную информацион- 5 2 ц,ч ную шину 12 интерполятора поступает щегося в регистре 1,-МП, значение мен mего приращения ИП. Таким образ ом, под воздействием

TIog воздействием импульса отрица- положительного фронта импульса на тельной полярности на втором входе 15 третьем входе 18 устройства во втоl l

143953 рой накапливающий сумматор 9 записы БП1 вается значение(--

+ МП, (2 )ц., После выполнения указанных дейст" вий на входную информационную шину 12 устройства поступает значение БП-2МП, которое записывается в регистр 1, На этом заканчивается цикл подготовки, предшествующей циклу интерполяции.

По завершению цикла подготовки в первом 8 и втором 9 накапливающих сумматорах хранятся соответственно значения — ., и (--) + МП, в

15 ! БП11 счетчике 4 — значение (—, в (2 ),„ регистре 3 — значение 2МП, в регистре 1 — значение БП-2KI. При этом зна20 ковые разряды первого 8 и второго 9 накапливающих сумматоров принимают значения логических нулей, поскольку в них.хранятся положительные операнды. Начальные состояния первого 8 и второго 9 накапливающих сумматоров соответствуют начальным состояниям оценочных функций ОФ1, и ОФ2, . Значение оценочной функции ОФ1 формируется во втором накапливающем сумматоре 9, а оценочный функции ОФ2; — в первом накапливающем сумматоре 8.

В цикле интерполяции осуществляется формирование щаговых приращений по знакам оценочных функций ОФ1; и

;ОФ2 в соответствии с таблицей.

При положительных значениях оценочных функций ОФ1 и ОФ2 на первом выходе 31 блока 10 управления форми- 40 руется уровень логической единицы, что обеспечивает передачу через коммутатор 6 обратного кода величины

2МП с выходов регистра 3 °

Указанное значение прибавляется к содержимому первого 8 и второго 9 сумматоров. При этом сигнал логической единицы с первого выхода 3 1 блока 10 управления поступает также на вход переноса указанных сумматоров.

Данные действия в математическом смысле обеспечивают операцию вычитания в дополнительном коде.

При единичном значении хотя бы одного знакового разряда первого 8 или второго 9 накапливающих сумматоров к содержимому этих сумматоров добавляется значение БП-2МП, хранящееся в регистре 1. При этом на пер2 ) 2 вом выходе 31 блока 10 управления формируется уровень Лог,0".

С каждым интерполяционным тактом содержимое счетчика 4 уменьшается на единицу.

По переднему фронту сигнала переполнения счетчика 4 обеспечивается установка устройства в исходное состояние, а на выходе 22 интерполятора формируется сигнал "Конец интерполирования

При выдаче последних шаговых приращений при нечетном значении БП устанавливается седьмой D-триггер 42, на выходах блока 44 постоянной памяти формируется сигнал, соответствующий только одному шаговому приращению, т..е. сигнал по ведущей координате 10, а по ведомой ХО, где Х может принимать единичное или нулевое значение.

Блок 10 управления работает следующим образом.

По включению питания на седьмом входе 19 устройства формируется кратковременный импульс отрицательной полярности, устанавливающий второй 36 и третий 37 D-триггеры в нулевое состояние, На втором выходе 25 блока 10 управления формируется также кратковременный импульс отрицательной полярности, сбрасывающий триггеры знаков первого 8 и второго 9 накапливающих сумматоров в нулевое состояние.

Передним фронтом сигнала "Пуск" в единичное состояние устанавливается третий D-триггер 37, что, в свою очередь, устанавливает второй D-триггер

36 в единичное состояние передним фронтом импульсов, формируемых формирователем 34 импульсов. Указанными действиями обеспечивается синхронизи1рованное начало цикла интерполяции по переднему фронту первого импульса, выдаваемого формирователем 34, после

tl 11 появления сигнала Пуск

Четвертый 39 и пятый 40 9-триггеры устанавливаются в состояния, соответствующие значениям, заданным соотношением между приращениями, определяющими исходный отрезок прямой. Четвертый

D-триггер 39 устанавливается в состояние "Лог.1" при и Y ) h X а пятый

D-триггер 40 при БП 2МП.

Шестой D-триггер 4 1 принимает состояние логической единицы при нечетном значении большего приращения. УсЧ .

13 14395 тановка D-триггеров 39-4 1 осуществляется в цикле подготовки.

Блоком 44 постоянной памяти в каждом интерполяционном такте на основе признаков с четвертого 39 и пятого 40

D-триггеров, а также знаков оценочных функций ОФ1; и ОФ2; формируются в ! соответствии с таблицей значения шагозых приращений, 10

При появлении сигнала переноса б . (импульс отрицательной полярности) на выходе счетчика седьмой D-триггер 42 устанавливается в состояние логической единицы при нечетном значении большего приращения поскольку в укаУ занном случае на выходе шестого Dтриггера 41 присутствует уровень логической единицы. Это, в свою очередь, приводит к изменению значения адрес" ного входа блока 44 постоянной памяти„

В соответствии с таблицей прожига

ПЗУ н этом случае по ведущей координате выдается значение 10, а по недо- 25 мой ХО; где Х может принимать значе "ние "Лог.О" или "Лог.I". Последнее определяется значениями оценочных функций и значениями признаков.

Передним фронтом сигнала переноса 30 с выхода счетчика 4 устанавливается в нулевое состояние первый D-триггер

32, обеспечивая сброс второго 36 и третьего 37 Р-триггеров, что, в свою очередь, приводит к прекращению подачи импульсов на выход третьего элемента И.

Выход третьего элемента И соединен с входом выборки кристалла блока 44 постоянной памяти, При единич" 40 ном значении на выходе второго Dтриггера 36 и нулевом значении на выходе третьего элемента И 38 блок 44 постоянной памяти выбран и обеспечивает выдачу шаговых приращений.

1. Линейный интерполятор, содержащий первый и второй регистры координатных приращений, коммутатор, блок совпадения, первый накапливающий сумматор, блок управления, первый нхоц которого соединен с первым входом интерполятора, второй вход соединен со знаковым выходом первого накапливающего сумматора, третий вход соединен с входом "Пуск" интерполятора, первый выход подключен к управляющему входу коммутатора, а второй и третий выходы блока управления подключены соответственно к сбросовому и стробирующему входам первого накапливающего сумматора, выходы второго регистра координатных приращений под45

55 ключены к первым информационным входам коммутатора, а четвертые и пятые

В основу работы блока 10 управления положен принцип единой временной организации, что позволяет полностью исключитв явление гонок и состязаний.

При этом передним фронтом сигнала на выходе третьего элемента И 38 осуществляется прием суммы регистрами первого 8 и второго 9 накапливающих сумматоров, а также уменьшение на единицу содержимого счетчика 4, Выдача maгоных приращений производится в промежутке между импульсами на выходе третьего элемента И 38.

32 l4 Формиронание отрезка прямой предлагаемым линейным интерполятором представлено н таблице.

Первый накапливающий сумматор 8 содержит комбинационный сумматор 46 и регистр 47. Старший разряд регистра 47 является знаковым. Выполнение второго накапливающего сумматора 9 совершенно аналогично. Таким образом, линейный интерполятор обеспечивает воспроизведение отрезков прямых с максимальной точностью, равной половине шага дискретизации. Это достигается начальной установкой первого

8 и второго 9 накапливающих сумматоров, что, в свою очередь, обеспечивает симметриронание погрешности.

В известном интерполяторе погрешность аппроксимации равна шагу дискретизации, т.е. в дна раза вьппе, и при определении шагоных приращений последовательно но времени выполнялись операции суммирования и сравнения. В предложенном линейном интерполяторе выполняется только операция суммирования, что обеспечивает выигрыш н быстродействии на значение

* У1.. где Т вЂ” время выполнения операции

- ср сравнения.

Линейный интерполятор отличается также расширенными функциональными возможностями за счет формирования сигнала "Конец интерполяции", а также стробирующего сигнала.

Формула изобретения

14:395 выходы блока управления подключены к первым и вторым выходам интерполятора, о т л z» ч а ю шийся тем, что, с целью повышения быстродействия и точности интерполятора, в него введе5 . ны счетчик, первый элемент И, первый элемент ИЛИ, второй накапливающий сумматор, информационные входы которого соединены с информационными вхо- 1О дами первого накапливающего сумматора и выходами коммутатора, установочные входы — с установбчными входами первого накапливающего сумматора и выходами блока совпадения, а сбросовый и стробирующий входы — соответств енно с вторым выходом блока управления и выходом первого элемента ИЛИ, при этом знаковый выход второго накапливающего сумматора подключен к четвертому входу блока управления, входы переноса первого и второго накапливающих сумматоров подключены к первому выходу блока управления, пятый вход которого подключен к выходу 25 переноса счетчика, шестой вход — к управляющему входу второго регистра координатных приращений, первому входу первого элемента И и второму входу интерполятора, седьмой вход gp блока управления подключен к первому входу первого элемента ИЛИ и третьему входу интерполятора, восьмой вход блока управления подключен к четвертому входу интерпорятора, а девятый

35 вход — к управляющему входу блока совпадения, пятому входу интерполятора и входу загрузки счетчика., суммирующий вход счетчика соединен с шестым выходом блока управления, вы- 4 читающий вход счетчика соединен с третьим выходом блока управления, вторым входом первого элемента ИЛИ и третьим выходом интерполятора, четвертый выход которого соединен с седьмым выходом блока управления, шестой вход интерполятора соединен с вторым входом первого элемента И, выход первого элемента И соединен с управляющим входом первого регистра координатных приращений, выходы которого подключены к вторым информационным входам коммутатора, первый разряд входной информационной шины интерполятора под ключен к десятому входу блока управ55 ления, одиннадцатый вход которого соединен с седьмым входом интерполятора, при этом информационные входы счетчика и блока совпадения соедине32 !6 ны поразрядно кроче старше"о разряда, с второго по (n-1)-й разрядами входной информационной шины интерполятора, à старший разряд информационных входов счетчика и блока совпаде«ния соединен с выходом логического

1 нуля, информационные входы первого регистра координатных приращений соединены поразрядно с входной информационной шиной интерполятора, первый разряд информационных входов первого регистра координатных приращений подключен к выходу логического нуля, а остальные разряды соединены с первого по п-й разрядами входной информационной шины интерполятора.

2, Интерполятор по и. 1, о т л ич а ю шийся тем, что блок управ-, ления содержит формирователь импульсов, с первого по седьмой D-триггеры, второй и третий элементы И, второй элемент HJIH, инвертор, элемент ИЛИ-EIE, блок постоянной памяти, первые и вторые выходы которого подключены соответственно к четвертым и пятым выходам блока управления, первый, второй и третий адресные входы блока постоНННоА памяти подключены соответственно к выходам четвертого, пятого и седьмого D òðèããåðoâ, информационный вход седьмого D-триггера соединен с прямым выходом шестого D-триггера, а стробирующий вход — с выходом инвертора, вход которого подключен к стробирующему выходу первого D-триггера и пятому входу блока управления, десятый вход блока управления соединен с информационным входом шестого

D-триггера, стробирующий вход которого подключен к R — входу седьмого

D-триггера, S D-триггера и к девятому входу блока управления, инверсный выход шестого D-триггера соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к шестому входу блока управления, а выход — к шестому выходу блока управления, второй вход блока управления подключен к первому входу элемента ИЛИ-НЕ и четвертому адресному входу блока постоянной памяти, а четвертый вход блока управления — к второму входу элемента ИЛИ-НЕ и пятому адресному входу блока постоянной памяти, при этом выход элемента ИЛИ-HE соединен с первым выходом блока управления, третий вход элемента ИЛИ-НЕ соединен с инверсным выходом третьеПусть h X = 18, gY 5. Очевидно, что БП = 18. MII = 5.

2МП = 10, БП вЂ” 2NII =- 8.

ОФ1 = — ). + МП = 14, БП 1 2 «) ц,ц

ОФ2 = — = 9.

ОФ1„= ОФ1 — 2МП = 4,. ОФ2 = ОФ2 — 2МП = — 1.

ОФ1„р О, ОФ2 < а 0 - приращение 01.

ОФ1 = ОФ1, + (БП-2МП) = 12, ОФ2 = ОФ2,, + (БП-2МП) = 7.

ОФ1,>0, ОФ2 0 — приращение 00, ОФ1 = OCI — 2МП = ОФ2 = ОФ2 - 2МП =-3.

ОФ1> <О, OC2> < 0 — приращение 01.

ОФ14 =- ОФ1э + (БП-2МП) = 10, ОФ2 = ОФ2 + (БП-2МП) = 5.

ОФiq и 0, ОФ2,12 0 приращение 00, ОФ1 = ОФ1 — 2МП = О, ОФ1б = ОФ2 — 2МП =-5.

ОФ1 =О, ОФ2< а 0 — приращение 01.

ОФ1, = ОФ1 + (БП-2МП) = 8, ОФ2, = ОФ2 + (БП-2MII) = 3, ОФ1 ", О, ОФ26 > 0 приращение 00.

ОФ1 =- ОФ1@ — 2%I. =-2

7 ОФ2 = ОФ2 — 2МП = -7.

0Ô1 <О, ОФ2Т а О приращение 10.

ОФ1ц = ОФ1т + (БП вЂ” 2МП) = б, ОФ2, = ОФ27 + (БП вЂ” 2МП) = 1. о

ОФ1, 0 ОФ2 . Π— вприращение 00.

ОФ1 ОФ18 — 2МП = б — 1 = 4, ОФ2 = ОФ2 - 2МП = 1 — 10 = -9.

0Ô1„(0,, 0C2 < Π— э- приращение е 10, 3. б.

9.

17 143

ro D-триггера, прямой выход которого подключен к информационному входу второго D-триггера, а стробирующий вход — к третьему входу блока управления, выход второго D-триггера соединен с первым управляющим входом блока постоянной памяти, первым входом третьего элемента И и седьмым выходом блока управления, первый вход второго элемента И подключен к выходу первого О-триггера, второй вход — к одиннадцатому входу блока управления, а вых од — к R — входам второго и тр етьего 9-триггеров и второму выходу блока управления, выход формирователя импульсов подключен к стробирующему

9532 18 входу второго D-триггера и второму входу третьего элемента. И, выход которого соединен с. вторым управляющим

5 входом блока постоянной памяти и третьим выходом блока управления, информационные входы четвертого и пятого

0-триггеров подключены соответственно к первому и восьмому входам блока

10 управления, седьмой вход блока управления соединен со стробирующими входами четвертого и пятого D-триггеров, информационный вход первого

D-триггера подключен к выходу логи15 ческого нуля, а информационный вход третьего D-триггера — к выходу логической единицы.

1439532

15 Ч/8 f5

20 У f cZ ZX

pea. f

И л

17

Д гУтч

zs аьв 2

1439532

1- 3 9 5 3 2 е н

Аи оп 4мгюМ

Асх. Х

1439532

Составитель А.Аникии

Техред Л.Олийнык

Корректор Э.Лончакова

Редактор В.Данко

Заказ 6072/45

Подписное

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

Тираж 866

ВИИИПИ Государственного комитета СССР по делам изобретений и QTKpbITHA

113035, Москва, Ж-35, Раушская наб., д, 4/5