Устройство для параметрической автогенерации символьного текста

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) (И) (51) 4 Г 06 F 15/38, 9/44

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3956605/24-24 (22) 12. 07. 85 (46) 23.11 ° 88. Бюл. Ф 43 (71) Ленинградский институт авиационного приборостроения и Ленинградский научно-исследовательский вычислительный центр AH СССР (72) С.В ° Горбачев, В.Д.Диденко9

Ю.В.Лебедев и В.А.Торгашев (53) 681.325 (088.8) (56) Авторское свидетельство СССР по заявке ))- 3722153, кл. G 06 F 15/04, 9/44, 1984.

Авторское свидетельство СССР по заявке ))9 3730100,кл. G 06 F 15/04, 9/44, 1984. (54) (57) 1.УСТРОЙСТВО ДЛЯ ПАРАМЕТРИЧЕСКОЙ АВТОГЕНЕРАЦИИ СИМВОЛЬНОГО

ТЕКСТА, содержащее два регистра, шифратор, шифратор текста подстановки, . три коммутатора, группу блоков сравнения, группу блоков памяти текстов подстановки, элемент ИЛИ-НЕ, элемент

ИЛИ, блок синхронизации и управления, причем информационный вход первого регистра является информационным входом устройства, выход первого регистра соединен с первым информационным входом первого коммутатора и входом шифратора, выход которого соединен с входом признака операции блока синхронизации и управления и вторым информационным входом первого коммутатора, выход которого соединен с информационными входами блоков сравне- ния группы и с первым информационным входом второго коммутатора, второй информационный вход которого соединен с выходом третьего коммутатора, управляющий вход которого соединен с выходом шифратора текста подстановки, входы которого соединены соответственно с выходами блоков сравнения группы, с входами элемента ИЛИ-НЕ и с первыми входами управления считыванием блоков памяти группы, адресные входы которых объединены и подключены к объединенным разрешающим сравнение входам блоков сравнения. группы и к первому выходу блока синхронизации и управления, вход признака сравнения которого соединен с вьмодом элемента ИЛИ-НЕ, выходы блока синхронизации и управления с второго по шестой соединены соответственно с объединенными синхровходами блоков щ сравнения группы, объединенными входами синхронизации блока памяти груп" пы и синхровходом первого регистра, первым управляющим входом первого коммутатора, вторым управляющим вхо- ф дом первого коммутатора, синхровходом второго регистра, выхбд которого является выходом устройства, а вход соединен с выходом второго коммутатора, информационные выходы блоков памяти группы подключены к соответствующим информационным входам третьего коммутатора, выходы признака окон- р чания вывода блоков памяти группы подключены к соответствующим входам элемента ИЛИ, выход которого соединен с входом признака окончания вывода блока синхронизации и управления, ф о т л и ч а ю щ е е с я тем, что, Ь с целью сокращения аппаратурных затрат, в устройство введен блок ввода параметра, содержащий схему сравне ния, триггер, узел памяти кода метки и два элемента И, причем выходы блока синхронизации и управления с седь1439621 мого по девятый подключены соответственно к нулевому входу триггера, первому входу первого элемента И и первому входу второго элемента И, второй вход которого соединен с вторым входом первого элемента И и с инверсным выходом триггера, выход третьего коммутатора соединен с первым входом схемы сравнения, второй вход которой соединен с выходом узла памяти кода метки, выход схемы сравнения соединен с единичным входом триггера, выход первого элемента И соединен с управляющим входом второго коммутатора, выход второго элемента И соединен с входом блокировки записи первого регистра и вторыми входами управления считыванием блоков памяти группы.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок синхронизации и управления содержит узел синхронизации и узел управления, причем узел синхронизации содержит дешифратор, три триггера, четыре элемента

И, элемент ИЛИ, генератор тактовых импульсов, а узел управления содержит четыре элементы И, два триггера и элемент 2И-ИЛИ-ЙЕ, причем вход де" шифратора является входом признака операции блока, выходы дешифратора с первого по седьмой соединены соответственно с первым входом первого элемента И узла синхронизации, установочным входом первого триггера узла синхронизации и первым сбросовым

4 входом первого триггера узла управления, установочным входом второго триггера узла синхронизации, сбросовым входом второго триггера узла синхронизации, первым входом первого элемента И узла управления, седьмым выходом блока, вторым сбросовым входом первого триггера узла управления, инверсный выход второго триггера узла синхронизации подключен к второму входу первого элемента И узла управления и второму входу первого элемента И узла синхронизации, выход которого является пятым выходом блока и подключен к сбросовому входу первого триггера узла синхронизации и первому входу второго элемента И узла синхронизации, второй вход которого является третьим выходом блока и соединен с выходом генератора тактовых импульсов, первым входом третьего элемента И узла синхронизации и синхровходом третьего триггера узла синхронизации, инверсный выход которого соединен с первым входом четвертого элемента И узла синхронизации, второй вход которого соединен с установочным входом третьего триггера узла синхронизации и выходом первого триггера узла синхронизации, выход четвертого элемента И узла синхронизации является четвертым выходом блока и соединен с вторым входом третьего элемента

И узла синхронизации, выход которого соединен с первым входом элемента

ИЛИ, второй вход которого соединен с выходом второго элемента И узла синхронизации, выход элемента ИЛИ соединен с первым входом элемента 2ИИЛИ-HF, второй вход которого соединен с инверсным выходом второго триггера узла управления, выход которого соединен с первым входом второго элемента И узла управления и является восьмым выходом блока, третий вход элемента 2И-ИЛИ-НЕ соединен с первым входом третьего элемента-И и подключен к третьему выходу блока, выход третьего элемента И узла управления является вторым выходом блока, девятый выход которого подсоединен к четвертому входу элемента 2И-ИЛИ-.НЕ и выходу второго элемента И узла управления, второй вход которого соединен с инверсным выходом первого триггера узла управления и первым входом четвертого элемента И узла управления, выход которого соединен с первым сбросовым входом второго триггера узла управления, установочный вход которого является первым выходом блока и соединен с выходом первого элемента И узла управления и установочным входом первого триггера узла управления, выход которого соединен с вторым входом третьего элемента И узла управления, второй вход четвертого элемента И узла управления является входом признака сравнения блока, вход признака окончания вывода которого соединен с.,вторым сбросовым входом второго триггера узла управления, выход элемента 2И-ИЛИ-НЕ является шестым выходом блока.

1439621

Изобретение относится к вычислительной технике и может быть использовано для анализа символьных текстов в трансляторах с языков програм5 мирования и микропрограммирования, в системах редактирования текста.

Целью изобретения является сокращение аппаратурных затрат за счет сокращения объема хранимой информа- 1О ции путем введения параметра в состав повторяющихся фрагментов символьного текста при их автогенерации.

На фиг.1 приведена структурная схема устройства для параметрической автогенерации символьного текста, на фиг.2 — структурная схема узла синхронизации, на фиг.3 — схема первого коммутатора, на фиг.4 — структурная схема узла управления, на фиг.5 — структурная схема блока сравнения, на фиг.6 — структурная схема блока памяти текста подстановки; на фиг.7 — структурная схема блока вво- да параметра; на фиг.8 — схема узла 25 памяти; на фиг.9 — временная диаграмма, поясняющая работу устройства.

Устройство содержит (фиг.1) регистр 1, регистр 2, шифратор 3, узел

4 синхронизации, коммутатор 5, узел

6 управления, группу блоков 7 сравнения, группу блоков 8 памяти текстов подстановок, шифратор 9 текста подстановки, коммутатор 10, коммутатор 11, элемент ИЛИ-НЕ 12, элемент

ИЛИ 13, блок 14 ввода параметра.

Узел 4 содержит (фиг.2) триггер

15, элемент И 16 триггеры 17 и 18, элементы И 19-21, элемент ИЛИ 22, генератор 23 тактовых импульсов, дешифратор 24.

Коммутатор 5 содержит (фиг.3) группы 25 и 26 элементов И, группу

27 элементов ИЛИ.

Узел 6 содержит (фиг,4) триггеры

28 и 29, элементы И 30-33, элемент

2И-ИЛИ-НЕ 34.

Блок 7 сравнения группы содержит (фиг.5) узел 35 памяти, схему 36 сравнения, триггеры 37 и 38 проверки, 50 девятый элемент И 39.

Блок 8 памяти текста подстановки группы содержит (фиг.6) узел 40 памяти, схему 41 сравнения, узел 42 памяти константы, элемент И 43.

Блок 14 содержит (фиг.7) схему 44 сравнения, узел 45 памяти кода метки, триггер 46, элементы И 47 и 48.

Узел 40 памяти содержит (фиг.8) группу 49 регистров, счетчик 50 адреса.

На фиг.9 приняты следующие обозначения: А — диаграмма на выходе генератора 23; Н вЂ” диаграмма на выходе регистра 1;  — диаграмма на выходе элемента И 30 узла 6 управления, Г— диаграмма на единичном триггере 28;

Д вЂ” диаграмма на выходе элемента И

31; Š— диаграмма на выходе блока

36 сравнения, Ж вЂ” диаграмма на выходе триггера 37; И вЂ” диаграмма на единичном выходе триггера 38; К— диаграмма на единичном выходе триггера 29; Л вЂ” диаграмма на выходе элемента И 32; М вЂ” диаграмма на выходе

-элемента 2И-ИЛИ-НЕ 34; Н вЂ” диаграмма на выходе блока 41 сравнения, П— диаграмма на выходе регистра 2.

Регистр 1 предназначен для хранения двоичного кода очередного анализируемого символа из входной строки символов.

Регистр 2 предназначен для хранения очередного символа выходного сжатого текста, содержащего только лексемы (последовательности символов, имеющие смысловое значение для конкретного языка микропрограммирования), отделенные друг от друга символами разделителей, причем выходной текст может содержать вновь подставленные лексемы или их последовательность вместо выделенных ключевых слов исходного текста. Шифратор 3 предназначен для выработки управляющего кода по коду очередного символа входного текста для управления грамматическим разбором входного символьного текста с целью выявления смысловых конструкций языка микропрограммирования. Узел 4 синхронизации предназначен для выработки управляющих сигналов по управляющему коду, поступающему с шифратора 3, разрешающих либо пропуск символа из регистра 1 в регистр 2, либо запись кода символа внутреннего разделителя с выхода шифратора 3 в регистр 2, либо игнорирование последовательности входных символов из регистра 1, либо подстановку вместо группы входных символов из регистра t определяемых как ключевое слово, заранее заданной последовательности символов, записываемых с выхода одного из блоков 8 памяти текстов подстановок группы в регистр

14396

35

45

2. Коммутатор 5 предназначен для передачи на свой выход одного из двух двоичных кодов, присутствующих на

его информационных входах, в зависимости от наличия разрешающего сигнала на одном из двух его разрешающих входах. Узел 6 управления предназначен для формирования управляющих сигналов при выработке узлом 4 синхрони- 10 зации управляющего сигнала, выделяющего начало ключевого слова, с целью сравнения его с эталонными ключевыми словами и в случае совпадения входного ключевого слова с одним из них осуществления его замены на заранее определенный фрагмент символьного. текста. Каждый из блоков 7 сравнения группы предназначен для выработки управляющего сигнала в случае совпадения входного ключевого слова с соответствующим эталонным словом, хранящимся в данном блоке 7. Каждый блок 8 памяти текста подстановки группы предназначен для выдачи соответствующего (заранее определенного и хранящегося в нем) текста подстановки в регистр 2 в случае совпадения входного ключевого слова с эталонным, хранящимся в одноименном бло-. 10 ке 7 группы, Шифратор 9 текста подстановки предназначен для формирования двоичного кода номера того блока сравнения, на выходе которого выработан единичный сигнал совпадения принятого ключевого слова с одним из эталонных. Такой сигнал-может быть выработан всегда только на выходе одного из блоков 7 группы. Поэтому шифратор 9 фактически обеспечивает преобразование унитарного кода на его входе в двоичный код на

его выходе. Коммутатор 10 предназначен для передачи на свой выход, соединенный с первым информационным входом третьего коммутатора 11, символом текста подстановки с одного из своих информационных входов в зависимости от двоичного кода на своем управляющем входе. Коммутатор 11 по своим функциям аналогичен коммутатору 5 и предназначен для передачи на свой выход, соединенный с информационным входом регистра 2, кода символа либо текста подстановки, либо сжа55 того входного текста в зависимости от значения сигнала на его управляющем входе. Г>лок 14 ввода параметра предназначен для управления введением

21

4 параметра (произвольного фрагмента входного символьного текста) в состав любого текста подстановки, генерируемого устройством.

Дешифратор 24 (фиг.2) предназначен для выработки управляющих сигналов на одном из семи своих выходов в. зависимости от управляющего кода на своем входе, каждый из которых определяет одну .из семи групп символов. входного алфавита: информационных символов, которые используются для выделения типов лексем, разделителей (пробел, запятая, точка и т.д.); символа "Начало комментария"; символа "Конец комментария", символа начала ключевого слова и символов начала и конца параметра подстановки.

Триггер 15 предназначен для блокировки работы блоков устройства при поступлении символов комментария. Триггеры 17 и 18 предназначены для выявления последовательности следующих друг за другом во входном тексте символов разделителей с целью их исключения. Триггер 28 узла 6 (фиг.4) предназначен для управления фазой сравнения входного ключевого слова с эталонными. Триггер 29 предназначен для управления записью выбранного текста подстановки во второй регистр 2.

Узел 35 памяти, входящий в состав блока 7 группы (фиг,5), предназначен для хранения кодов символов одного эталонного ключевого слова и может представлять собой память буферного типа. Схема 36 сравнения предназначена для выработки сигнала совпадения при равенстве входного ключевого слова с эталонным, хранящимся в узле

35 данного блока 7 группы. Триггер

37 предназначен для управления проверкой на совпадение символов входного ключевого слова с символами эталонного слова данного блока 7 группы.

Триггер 38 предназначен для фиксации совпадения входного ключевого слова с эталонным словом, хранящимся в данном блоке 7 группы.

Узел 40 памяти, входящий в состав блока 8 (фиг.6), предназначен для хранения символов текста подстановки и аналогичен по своей организации узлу 35 памяти. Их разрядность определяется разрядностью двоичного кода символов.

Устройство работает следующим образом. поступают ня первый вход элемента

2И-ИЛИ-ИЕ 34 в узле 6 и в инвертнруемом виде поступают ня выход узла 6 и далее на синхронизирующий вход регистра 2, поскольку на втором входе р элемента 2И-ИЛИ-HF. 34 присутствует разрешающий единичный сигнал с нулевого выхода триггера 29.

Если очередной символ является разделителем, то единичный сигнал с второго выходя дешифратора 24 (фиг ° 2) устанавливает триггер 17 в единичное состояние. Триггер 18 в исходном состоянии находится в нулевом состоянии, поэтому с его нулевого выхода на первый вход элемента И 19 подается единичный сигнал. Так.как и на втором входе элемента И 19 присутствует еди2р ничный сигнал с триггера 17, то единичный сигнал формируется на выходе элемента И 19. Этот управляющий сигнал с выхода узла 4 поступает,на второй разрешающий вход коммутатора 5

25 и обеспечивает передачу на его выход с выхода шифратора 3 управляющего кода, соответствующего внутреннему pasделителю. Так же, как и в первом режиме, этот код поступает через комgp мутатор 11 на информационный вход регистра 2. Управляющий сигнал с выхода элемента И 19 поступает также на второй вход элемента И 21, обеспечивая прохождение через него очеРЕДКОГО СИНХРОИМПУЛЬСЯ, КОТОРЫЙ IIPO ходит через описанные для первого режима цепи и поступает на синхронизирующий вход регистра 2. При этом производится запись кода внутреннего

40 разделителя в регистр 2. Если за перBblM символом разделителя последуют тоже символы разделителей, то их запись в регистр 2 будет заблокирована, так как при поступлении очередного синхроимпульса на синхронизиру ющий вход триггера 18, он переходит в единичное состояние: на установочном входе присутствует единичный сигнал с выхода триггера 17. При этом на выходе элемента И 19 формируется нулевой сигнал, который и блокирует передачу кода внутреннего разделителя через коммутатор 5 входных символов и запрещает подачу синхроимпульсов на синхронизирующий вход регистра 2. Оба триггера 17 и 18 сбрасываются в исходное состояние при поступлении информационного символа.

1439621

По возрастающему фронту синхроимпульса, поступающему на синхровход регистра 1, при отсутствии единичного сигнала на входе блокировки записи двоичный код очередного симвода входной строки записывается в регист

1 (диаграмма Б на фиг.9) и поступает с его входа на вход шифратора 3. По управляющему коду, сформированному шифратором 3, дешифратор 24 вырабатывает единичный управляющий сигнал на своем соответствующем выходе в зависимости от того, к какой из семи групп принадлежит очередной символ.

Рассмотрим последовательно режим работы устройства при обработке символов каждой из семи групп.

Если символ является информационным (единичный сигнал вырабатывается на первом выходе дешифратора 24) и триггер 15 находится в нулевом состо янии (это означает, что поступающий на анализ текст не является комментарием), то с выхода регистра 1 этот информационный символ проходит через коммутатор 5 и 11 и записывается в регистр 2. Это достигается тем, что на нулевом выходе триггера 15 (начальное состояние триггера 15 нулевое) присутствует единичный сигнал.

Единичный сигнал с выхода элемента

И 16 поступает на первый разрешающий вход коммутатора 5, который при этом пропускает код входного символа с вы хода регистра 1 на второй информационный вход коммутатора 11. На управляющий вход коммутатора 11 транзитом через блок ввода параметра с выхода узла 6 поступает нулевой сигнал, так как триггеры 29 и 46 находятся в нулевом состоянии (это их исходное состояние) . При нулевом значении сигна ла на управляющем входе коммутатор

11 передает информацию на свой выход с первого информационного входа. Дво ичный код информационного символа записывается в регистр 2 при поступлении очередного синхроимпульса íà его синхровход, Формирование синхроI импульса записи в регистр 2 в этом режиме осуществляется следующим образом. Синхроимпульсы с выхода генератора 23 (диаграмма А на фиг.9) поступают через элемент И 20 (фиг.2) и элемент ИЛИ 2? на выход узла 4, так как на выходе элемента И 16 в этом режиме присутствует единичный сигнал. Далее эти синхроимпульсы

7 14

Если входной символ определяет

1 начало комментария, то единичный сигнал формируется только на третьем . выходе дешифратора 24, устанавливая . триггер 15 в единичное состояние.

Нулевой сигнал с нулевого выхода триггера 15 запирает элемент И 16, в результате чего блокируется работа коммутатора 5 и элемента И 20. Поэтому, если в дальнейшем на вход устройства, находящегося в режиме "Комментарий", поступают информационные символы, они не будут передаваться для записи в регистр 2 и его состояние не изменится. Устройство выходит из режима "Комментарии" при поступлении символа четвертой группы "Конец комментария". При этом триггер 15 переводится в исходное нулевое состояние.

Если входной символ является маркером ключевого слова, .то единичный сигнал вырабатывается только на пятом выходе дешифратора 24 и устройство переводится в режим подстановки.

Сам код маркера в регистр 2 не записывается, так как его передача через коммутатор 5 блокируется нулевым сигналом с выхода элемента И 16. В случае, если триггер 15 находится в нулевом состоянии, на выходе элемента

И 30 в узле .6 (фиг.4) при поступлении маркера ключевого слова формируется единичный сигнал (диаграмма В на „ фиг.9), по которому два триггера 28 и 29 переводятся в единичное состоя,ние (диаграммы Г и К на фиг.9), а узлы памяти 35 и 40 всех блоков 7 и

8 групп устанавливаются в начальное состояние. Единичный сигнал с единичного выхода триггера 28 обеспечивает выдачу синхроимпульсов на вход узла

6 через элемент И 32 (диаграмма Д на фиг.9) для осуществления проверки на совпадение символов входного ключевого слова с символами эталонных слов, хранимых в узлах 35. При поступлении с выхода регистра 1 информационных символов, составляющих входное ключевое слово, они проходят через коммутатор 5 входных символов, так как на выходе элемента И 16 при считывании символов первой группы присутствует единичный разрешающий сигнал. Код очередного символа входного ключевого слова одновременно поступает на второй вход схемы 36 сравнения каждого из блоков 7 сравнения группы. Rce блоки 7 группы рабо39621 тают параллельно, так как на каждый из них поступают управляющие сигналы с узла 6. Поскольку в каждом из

5 блоков 7 сравнения группы хранятся равные эталонные ключевые слова, то разрешающий сигнал, указывающий на полное совпадение входного ключевого слова с эталонным, по окончании про10 верки будет присутствовать только на выходе одного из блоков 7 сравне- ния группы. Конец входного ключевого слова наступает, когда очередной символ, считанный с выхода регистра

15 1, окажется разделителем. Единичный сигнал с второго выхода дешифратора

24 поступает на.второй сбросовый вход триггера 28 в узле 6 и переводит его в нулевое состояние (диаграмма Г на

2р фиг.9). На этом заканчивается этап проверки ключевого слова. На этом этапе входные символы ключевого слова считывались из регистра 1, но их запись в регистр 2 не производилась, 25 так как оба элемента И, входящие в состав элемента 2И-ИЛИ-HE 34 были заперты нулевыми сигналами с выхода элемента И 22 (диаграмма Л на фиг.9) и с нулевого выхода триггера 29. На втором этапе в режиме подстановки единичный сигнал с выхода элемента

И 22 обеспечивает прохождение синхроимпульсов через элемент 2И-ИЛИ-HF, 24 (диаграмма М на фиг.9) на синхронизирующий вход регистра 2. Кроме того, этот управляющий сигнал с выхода узла 6 обеспечивает разрешение считывания текстов подстановок из блоков 8 памяти текстов подстановок группы и

4р одновременно блокирует запись в регистр 1 новых символов входной символьной строки. Разрешающий сигнал с выхода узла 6 поступает на вход . блока 14 ввода параметра и передает45 ся через элемент И 48 на выход этого блока, откуда он поступает на вход элемента И 43 в каждом блоке 8. Другой разрешающий сигнал, вырабатываемый на выходе только одного блока 7 сравнения группы поступает на второй вход элемента И 43 одноименного блока 8 группы. В результате синхроимпульсы пройдут через элемент И 43 только в одном блоке 8 группы и обеспечат считывание выбранного текста подстановки из его узла 40 памяти.

Считываемый текст подстановки посимвольно поступает с информационного выхода соответствующего блока 8 группы на олноименный информационный вход коммутатора 10. Шифратор 9 текста подстановки формирует двоичный код номера блока памяти текста подстановки, этот код поступает на управляющий вход коммутатора 10 и обеспечивает подключение к выходу коммутатора 10 его соответствующего информационного входа. В результате этого символы выбранного текста подстановки поочередно подаются на информационный вход регистра 2 для записи в него через коммутатор 11 (диаграмма П на фиг ° 9). В режиме подстановки этот коммутатор 11 передает на свой выход символ второго информационного входа, так как на его управляющем входе присутствует единичный сигнал, вырабатываемый на выходе узла 6 и транзитом передаваемый через блок 14 ввода параметра на его выход (диаграмма И на фиг.9). Конец считывания подстановки выбранного текста определяется схемой 41.сравнения. В конце каждого текста подстановки находится код специального символа конца текста. Этот код хранится также в узле

42 памяти константы. При считывании кода символа конца текста подстановки из узла 40 памяти схема 41 сравнения на своем выходе вырабатывает сигнал совпадения (диаграмма Н на фиг.9), который с выхода окончания вывода блока 3 через элемент ИЛИ 18 поступает на вход узла 6 и далее на второй сбросовый вход триггера 29.

Триггер 29 возвращается в исходное нулевое состояние, что означает окойчание работы устроиства в режиме подстановки.

Если после символов ключевого слова во входном символьном тексте следует маркер начала параметра, то устройство переходит в режим введения параметра (фрагмента входного символьного текста, отмеченного маркерами начала и конца) в автогенерируемый в данном устройстве фрагмент символьного текста, т.е. в состав текста подстановки. При этом единичный сигнал формируется на шестом выходе дешифратора 24. Код маркера начала параметра так же, как и код разделителя, обеспечивает окончание

5 этапа сравнения символов входного ключевого слов с эталонными в блоке

7 сравнения группы. Это достигается поступлением управляющего сигнала с

439621

10 выхода узла 4 на второй нулевой вход триггера 28, по которому он переходит в нулевое состояние. После этого

5 так же, как и в предыдущем режиме, осуществляется этап считывания текcTR подстановки из выделенного блока

8 до кода метки, определяющей место введения параметра. Коды символов автогенерируемого фрагмента символьного текста поступают с выхода коммутатора 10 для записи в регистр 2, также и на вход блока 14 ввода параметра. Схема 44 сравнения в блоке 14 (фиг,7) формирует на своем выходе единичный сигнал в случае совпадения кода метки из текста подстановки с кодом, хранящимся в узле 45 памяти кода метки. Этот единичный сигнал переводит триггер 46 в единичное состояние, в результате чего н" выходах элементов И 47 и 48 формируется нулевое значение управляющих сигналов. При появлении нулевого сигнала

25 на выходе блока 14 приостанавливается вывод текста подстановки из блока и разрешается запись символов входного текста, которые представляют собой параметр, в регистр 1. Коды симзп волов параметра передаются через коммутатор 5 на первый информационный вход коммутатора 11. По нулевому значению сигнала на управляющем входе этого коммутатора 11 íà его выход

35 поступает информация с первого информационного входа. Таким образом, осуществляется запись символов параметра в регистр 2, т.е. введение параметра в состав текста подстановки. Окончание ввода параметра осуществляется при поступлении в регистр

1 символа маркера конца параметра.

При этом формируется единичный сигнал только на седьмом выходе дешифратора

24. Единичный сигнал с выхода узла

4 поступает через первый вход блока

14 на нулевой вход триггера 46, переводя последний в нулевое (исходное) состояние. Единичный сигнал на нулеО вом выходе триггера 46 вновь обеспечивает транзитное прохождение управляющих сигналов через элементы И 47 и 48 с второго и третьего входов блока 14 соответственно на первый и второй выходы блока 14 ° Поэтому снова

5 продолжается этап вывода текста под- . становки из блока 8 н регистр 2. После его окончания устройство переходит в исходное состояние.

1 ti 39621

1439621

lap

Яо йу у

1439б21 од оруде!

43962!

Фиг. 8

Составитель П.Чистобородов

Техред М.Ходанич Корректор О.Кравцова

Редактор Л.Гратилло

Заказ 6080/50 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Подписное

Производственно-полиграфическое предприятие, г. ужгород, ул, Проектная, 4