Арифметическое устройство

 

Изобретение относится к области вычислительной техники и может использоваться при обработке информации , представленной модулярными кодами . Целью изобретения является расширение функциональных возможностей за счет вычисления позиционной характеристики модулярного кода. Поставь ленная цель достигается тем, что арифметическое устройство, содержащее мультиплексоры 1, 2, блок 3 коммутации , блок 4 умножения, сумматор-вычитатель 5, регистр 7, имеет новую организацию связей. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСИИХ

РЕСПУБЛИК (51)4 G 06 F 7/72

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

:В»

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4271100/24-24 (22) 29.06,87 (46) 30. 11.88. Бюл. Ф 44 (72) С.Н.Хлевной, А.П.Болтков, П.Т.Литвиненко и В.В.Фомин (53) 681.33(088.8) (56) Авторское свидетельство СССР

Ф 601689, кл. G 06 F 7/72, 1975.

Авторское свидетельство СССР

У 1290315, кл. С 06 F 7/72, 1985. (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение относится к области

;SU, 1 41 97 А1 вычислительной техники и может использоваться при обработке информа" ции, представленной модулярными кодами. Целью изобретения является расширение функциональных возможностей за счет вычисления позиционной характеристики модулярного кода. Постав.; ленная цель достигается тем, что арифметическое устройство, содержащее мультиплексоры 1, 2, блок 3 коммута ции, блок 4 умножения, сумматор-вычитатель 5, регистр 7, имеет новую организацию связей. 1 з.п. ф-лы, 2 ил.

1441397

ee(/Х/ 2„) - (" ), где Р,. = .П Р, (r =. 1, и-1); (° "1 1 целая часть. (1) 55

Из обре тение относится к вычислительной технике и может быть использовано в системах обработки информации, представленной в модулярном коде. 5

Целью изобретения является расширение функциональных возможностей за счет вычисления позиционной харак- . теристики модулярного кода.

На фиг.1 представлена схема арифметического устройства, на фиг.2 схема одного иэ вариантов блока коммутации.

Арифметическое устройство (фиг.1) содержит мультиплексоры 1 и 2, блок 15

3 коммутации, блок 4 умножения, сумматор-вычитатель 5, первый установочный вход 6 устройства, регистр 7, вход 8 первого операнда устройства, вход 9 второго операнда устройства, .20 выход 10 устройства, тактовые входы

11-15 устройства, второй установочный вход 16 устройства.

Блок 3 коммутации (фиг.2) содержит мультиплексоры 17 и 18. 25

В работе устройство (фиг. 1) использует следующее., В модулярном коде число Х представлено остатками от деления (наименьшими положительными вычетами) 30 числа на основания Р, ..., P кода

»

9 которые должны удовлетворять условию взаимной попарной простоты.

Для определения будем считать, что система оснований упорядочена, т.е

Р»

Арифметические операции над операндами А — (e4„ ..., aL») и В— (,9 ..., /3„) выполняются параллельно и независимо над соответствующими па- 40 рами остатков о(; и Р;, т.е.

С, = (М; « (3(/(9 9 i = 1 n, У где С вЂ”. (С,,..., С„) — результат операции

4. — операции сложения, вычитания

45 или умножения.

Для обеспечения возможности определить, в какой части диапааана

9) ((Р»9гдер, = 3 Р,находится число 50

1-I

Х, будем вычислять позиционную характеристику вида

Позиционную характеристику вычислим последовательно:

,(Ixf 9„) = (- -);

Г «1(IXI Р») (Х P ) = — — — --"—

I I 9(,L p 9 г

° ° ° ° (2) Г Н9,(txt P„)

»-1 »

Р»

«Ф Х

Известно, что число Х в позиционной системе счисления может быть представлено как

»

Х =,; X; P; — ГР)99 (3)

Jrl где P, — базисные числа, для каждого из которых справедливо

1 Р ш Р»

==== Я 1(81Od Р ),ee (4)

9

r — некоторое число, такое, что

Х Е! Р„.

Р ш .Р»

Учитывая, что Й; = — = - — — цеР; P,P

1 лое число при i = 2,п, /31 =

« также целое число, а также то, что

0 - 1», (Х P9) - = Р и что Р„

Р

i имеет взаимопростые делители Р -Р„, процедура получения . в»1 () X)» ) иола т быть распараллелена, т.е. представлена в виде независимых процедур получения остатков « 2, 9 и, = x;(ee;I;, () = 2,п). (9) 1+ /91 1 1+

Учтем, что ) p,I<

Р1 1 + 3 Р9 Р (19> а так как р р =. 0 вследствие того

9 что Р, делится нацело на любое иэ оснований Р, то

f)) I )- —, . (6)

Р Р, р

Аналогично имеем

I I,=(6, (7) и

) (.= 0 (j,i = 2п, i P j). (8)

С учетом (6)-(8) выражение (5) примет вид

rj --, - 1 )

« = (х - x )

I ) 3 р (9)

1 I 44

Il<> аналогlllt прим . няя (9) «пн. г — 1 ра t, попуч t«м «ottot vtttto(тт1 иэ Tt — г !, Р остатков i „, ..., i „по основаниям

Р, ..., Г„, которые и определяют характеристику 1„()x j < в непозиции онном коде.

Мультиплексоры 1 и 2 аналогичны друг другу, каждый из них разряднос!

О н тью m = Llog Р . При. подаче высо,-— Г

i=t кого логического уровня на входы 14 и 12 на выходах мультиплексоров .1 и

2 появляются кодь, присутствующие на входах 8 и 9 соответственно. При подаче низкого логического потенциала на входы 14 и 12 на выходах мультиплексоров 1 и 2 появляются код, присутствующие на выходе регистра 7 и

20 входе 6 соответственно.

Мультиплексор 18 имеет и входов, каждый иэ которых разрядностью

j1-og P„(KoA Ha выходе мультиплек- 25 сора 18 соответствует коду на одном из его входов. Подключение к выходу заданного входа определяется кодом на входе 16. Мультиплексор 17 аналогичен мультиплексорам 1 и 2.

Блок 4 умножения представляет собой rpynhy из п умножителей по модулям Р! соответственно.

Сумматор-вычитатель 5 выполнен в виде п комбинационных сумматоров-вычитателей по модулю Р;,. На его выходах образуется либо сумма чисел, код которых сформирован на,выходах мультиплексора 1 и блока 3 коммутации, либо разность между числом, код которого сформирован на выходах мульти40 плексора 1 и числом, код которого сформирован на выходах блока 3 коммутации.

Регистр 7 представляет собой параллельный т-разрядный регистр, содержимое которого изменяется в момент смены потенциала на входе 11.

Устройство (фиг. 1) работает следующим образом.

Режим сложения.

На входы 14 и 13 подан высокий логический потенциал, под действием которого на выходах мультиплексора 1 и блока 3 коммутации появляются коды остатков aL; и Р; операндов А и В соответственно. На вход 15 подан высокий логический потенциал, под действием которого блок 5 вычисляет сумму

9 /

4 одноименных остатков по модулю P . !

На вход 12 подается уровень логической единицы, поэтому на вход блока 4 умножения поступает код числа 1 с входа 6 устройства. Результат сложения из сумматора-вычитателя 5 умножается на единицу в блоке 4 умножения, и по окончании переходных процессов в указанных блоках на вход 11 подается короткий импульс, который защелкивает результат суммирования в регистре 7, после чего результат orepa% ции может быть снят с выхода 10.

Режим вычитания.

Режим вычитания отличается от режима сложения только тем, что на вход

15 перед подачей операндов А и В на входы 8 и 9 соответственно подается уровень логического нуля, вследствие которого сумматор-вычитатель. 5 выполняет операцию вычитания.

Режим умножения.

При выполнении этой операции на входы 14, 15 и 12 подается высокий логический уровень, на вход 13 — низкий логический уровень, а на вход 16код, по которому на выходе мультиплексора 18 формируется код числа О.

Таким образом, на выходе мультиплексора 1 появляется код числа А, присутствующего на входе 8, на выходе блока 3 коммутации — О, на выходе мультиплексора 2 — код числа В, присутствующего на входе 9. На выходе сумматора-вычитателя 5 по окончании переходных процессов появляется код числа А, а по окончании переходных процессов в блоке 4 результат произведения остатков о ; и Р,« по модулю P! в момент подачи импульса по входу 11

"защелкивается" в регистре 7.

Сложение, вычитание и умножение являются однотактными операциями, при выполнении которых сигналы на входах 6, 11 — 16 не изменяются.

При вычислении позиционной характеристики r на входы 13 и 15 поданы низкие лоr eские уровни под дей ствием которых код на выходе блока 3 определяется кодом на выходе мультиплексора 18, сумматор-вычитатель 5 работает в режиме вычитания, а на выходе мультиплексора 2 присутствуют коды с входа: 6 устройства.

На входы 8 и 9 подается код числа Х, позиционная характеристика которого вычисляется.

41397

5 14

На пе рвом шаге на вход 16 подан

1 код, под действием которого на выходе блока 3 формируется код остатка х .

На вход 14 подан высокий логический уровень, и на выходе мультиплексора 1 присутствуют коды остатков

3l ° 9 х

На вход 6 подается код чисел О, .1 + 1 т Р» Р„

Таким образом, по окончании переходных процессов в блоках 1, 3 и 5 на выходе сумматора-вычитателя 5 будет сформировано значение

/(х; — х, )(р,, i = 2,п.

По окончании переходных процессов в блоке 4 на его выходе будут сформированы значения

1 1 1+ ((х — х ) — (1 1 р,(р; г

Знач е ние и в моме нт поступления

1 импульса на вход 11 "защелкиваются" в регистре 7. После этого на вход 14 подается нулевой логический уровень, и он не изменится до окончания работы устройства.

На втором шаге на вход 16 подается код, под действием которого на выходе блока 3 формируется код числа

/ 2 !

На вход 6 устройства подаются числа О, О, 1 + 1 +

РЪ РХ Р.

Таким образом, на выходе сумматора-вычитателя 5 будут сформированы значения (a — rr - j<., а на выходе

1 блока 4 — значения

Р 1

В момент поступления импульса на вход 11 значения n "защелкиваются"

2 в регистре 7.

Аналогично работа устройства продолжается до тех пор, пока не будет получено значение rr„((x (+ ) в модулярном коде.

Фо рмула из обре те ния

1 ° Арифметическое устройство, содержащее два мультиплеисора,. блок коммутации, блок умножения, сумматорвычитатель и регистр, причем выход регистра является выходом устройства, первый тактовый вход которого соеди" нен с входом разрешения приема ре10

55 гистра, выходы первого мультиплексора и блока коммутации соединены соответственно с первым и вторым информационными входами сумматора-вычитателя, выход второго мультиплексора соединен с входом первого сомножителя блока умножения, вход первого операнда устройства соединен с первым

1 информационным входом первого мультиплексора, тактовые входы с второго по четвертый устройства соединены соответственно с управляющим входом второго мультиплексора, с первым управляющим входом блока коммутации и с управляющим входом первого мультиплексора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления позиционной характеристики модулярного кода, вход второго операнда устройства соединен с первым информационным входом блока коммутации и с первым информационным входом второго мультиплексора, второй информационный вход которого соединен с первым установдчным входом устройства, выход блока умножения соединен с информационным входом регистра, выход которого соединен с вторыми информационными входами первого мультиплексора и блока коммутации, второй управляющий вход которого соединен с вторым установочным входом устройства, выход сумматора-вычитателя соединен с входом второго сомножителя блока умножения, пятый тактовый вход устройства соединен с управляющим входом сумматора-вычитателя.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок коммутации содержит два мультиплексора, причем первый информационный вход блока коммутации соединен с первым информационным входом первого мультиплексора, управляющий вход и выход кото" рого являются соответственно первым управляющим входом и выходом блока коммутации, второй управляющий вход которого соединен с управляющим входом второго мультиплексора, выход ко- торого соединен с вторым информационным входом первого мультиплексора, информационные входы второго мультиплексора соединены соответственно с входом первого разряда первого инфор мационного входа и с входами разрядов второго информационного входа блока коммутации.

1441397

Составитель А.Клюев

Техред М.Дидык Корректор Л.Пилипенко

Редактор Е. Копча

Заказ 6289/52 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4