Устройство для обнаружения и исправления ошибок в @ -кодах фибоначчи

 

Изобретение относится к вычислительной технике и может быть использовано в системах контроля информации в р-кодах Фибоначчи. Целью изобретения является повьпиение помехоустойчивости устройства. Устройство содержит ES-триггеры 1.1-1.10, первую и вторую группы 2,1 и 2.2 блоков фиксации сбоев, первую группу сумматоров 3.1-3.3 по модулю два, D-триггеры 4.1-4.3, вторую группу сумматоров 5.1-5.3 по модулю два, элемент ИЛИ 6, группу элементов ИЛИ 7.1-7.10, информационные, установочный и тактовый входы 8, 9 и 10 устройства. Блок фиксации сбоев содержит элемент И, первьй вход которого является первым входом блока, а вьпсод - выходом блока , и элемент ИЛИ, входы которого являются соответствующШ П входами блока , а выход подключен к второму входу элемента И. 1 ил.

СОЮЗ СОВЕТСНИХ

С01.1ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

151> 4 С Об F 11/00

Д "г .-,ЯЕ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2l) 4094525/24-24 (22) 16.07.86 (46) 30.11,88. Бюл. N 44 (. 2) A,Â.Òêà÷åíêî и А.Б,Коваленко (53) 681.325 (088.8) (56) Авторское свидетельство СССР

N 1361554, кл. G 06 F 11/00, 1985. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ 01ilHBOK Б P-КОДАХ ФИБОНАЧЧИ (57) Изобретение относится к . вычислительной технике и может быть использовано в системах контроля информации в р-кодах Фибоначчи. Целью изобретения является повышение помехоустойчивости устройства. Устройство

„„SU„„1441400 А1 содержит RS-триггеры 1. i-1.10, первую и вторую группы 2.1 и 2.2 блоков фиксации сбоев, первую группу сумматоров 3.1 3.3 по модулю два, D-триггеры 4.1 — 4.3, вторую группу сумматоров 5,1-5.3 по модулю два, элемент

ИЛИ 6, группу элементов ИЛИ 7.1 7.10, информационные, установочный и тактовый входы 8, 9 и 10 устройства. Блок фиксации сбоев содержит элемент И, первый вход которого является первым входом блока, а выход — выходом блока, и элемент ИЛИ, входы которого являются соответствукщими входами блока, а выход подключен к второму входу элемента И. 1 ил.

1 441400 2

Изобретение относится к вычислительной технике и может быть использовано в системах контроля информации в р-кодах Фибоначчи, 5

Целью изобретения является повышение помехоэащищенности устройства.

На чертеже представлена блок-схема устройства.

Устройство содержит RS-триггеры 1О

1.1-1 ..10, первую и вторую группы 2.1 и 2.2 блоков фиксации сбоев, первую группу сумматоров 3.1-3.3 по модулю два, D-триггеры 4.1-4.3, вторую группу сумматоров 5.I-5.3 по модулю два, элемент ИЛИ 6, группу элементов ИЛИ

7.1-7.! О, информационные, установочный и тактовый входы 8, 9 и 10 устройства. Блок фиксации сбоев содержит элемент И, первый вход которого является первым входом блока, а выход — выходом блока, и элемент ИЛИ, входы которого являются соответствующими входами блока, а выход подключен к второму входу элемента И. 25

Устройство работает следующим образом.

Сигналом, подаваемым на установочныи вход, триггеры 1.1-1,10 ус.ганавлнваются в нулевое состояние. Конт- 30 ролируемый код в минимальной форме заносится через информационные входы ,8 в триггеры 1.1-1.10. При этом за носится лишь информация в и- р старших разрядах (n — разрядность кода).

Информация в р младших разрядах по35 ступает непосредственно на соответст вующие входы элемента ИЛИ 6. Наличие единицы в этих разрядах фиксируется сигналом сбоя на выходе элемента

ИЛИ 6.

После загрузки кода на выходах сумматоров 3.1-3.3 формируются признаки четности в соответствующей группе разрядов. По сигналу, подавае- 45 мому на тактовыи вход устройства, они заносятся в триггеры 4.1-4.3. Блоки группы 2.1 контролируют нарушение минимальной формы в соответствующей ( группе разрядов кода. При возникнове50 нии нарушений минимальной формы на выходе соответствующего блока группы

2.1 появляется сигнал, который через элемент ИЛИ 6 поступает на выход сбоя устройства. Нарушение. признака четности в соответствующей группе раз55 рядов кода фиксируется сумматорами

5,1-5.3. При наличии единичного сигнала на первом входе группы 2.2 блоков и единичного сигнала на одном иэ остальных ее входов на выходе группы

2.2 блоков формируется сигнал, который через соответствующий элемент ИЛИ

7 поступает на нулевой вход соответствующего триггера I и переводит его в нулевое состояние. Таким образом достигается исправление части ошибок типа перехода из нуля в единицу.

Формула и з о б р е т е н и я

Устройство для обнаружения и исс правления ошибок в р-кодах Фибоначчи, содержащее RS-триггеры, единичные входы которых являются первыми инфор— мационными гходами устройства, прямои выход 1 го (1 = 1 2 7 е, n-р и — разрядность контролируемого кода)

RS-триггера соединен с k-м (! = I р+!) входом (i+k-2)-го блока фикса— ции сбоев первой группы и является соответствующим первым информационо ным выходом устройства, выходы бло ков фиксациг сбоев первой группы соединены с соответствующими первыми входами элемента ИЛИ, выход которого является выходом сбоя устройства, n-p-2 блоков фиксации сбоев второй группы, выходы которых подключены к первым входам одноименных элементов

ИЛИ группы, вторые входы которых объединены и являются установочным входом устройства, выходы элементов

ИЛИ группы подключены к нулевым входам соответствующих RS-триггеров, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности, в него введены D-триггеры, группы сумматоров по модулю два и дополнительно два блока фиксации сбоев во вторую группу, выходы ко-орых соединены с первыми входами одноименных элементов ИЛИ группы, выходь: которых соединены с нулевыми входами соответствующих RS-триггеров, входы -го (1 = I ð+1) сумматора по модулю два первой группы соединены с прямыми выходами +(р+1), i+2(p+!),..., i+k(p+I)- (k = f(n i)f(p+l)3 ) "триггеров, выходы сумматоров па модулю два первой группы соединены с первыми входами соответствующих сумматоров по модулю два второй группы и информационными входами соответствующих D-триггеров, тактовые входь которых объединены и являются "".àêòo1441400

Составитель О, Неплохов

Редактор И.Рыбче -ко Техред Я,Дидык Корректор В. Бутяга

Заказ 6290/53 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 вым входом устройства, а выходы соединены с вторыми нходами соответствующих сумматоров по модулю дна второй груПпы, выход i-ro сумматора ио модулю два второй группы соединен с

5 соответствуюн м входом элемента ИЛИ и первыми входами i, +(р+1),..., +2(р+1),..., +k(p+1)-х блоков фиксации сбоев второй группы, k-й (k

2...p+l) вход i-го блока фиксации сбоев второй группы подключен к выходу (i+k-2)-ro блока фиксации сбоевпервой группы, вторые входы элемента

ИЛИ являются соотнетствуляими нторыми информационными входами и выходами устройства.