Способ аналого-цифрового преобразования

 

Изобретение относится к области электроизмерительной и вычислительной техники и может быть использовано в контрольно-измерительных системах . Целью изобретения является уменьшение динамической погрешности преобразования. Поставленная цель достигается использованием двух или более преобразователей со смещенными шкалами, запускаемых одновременно , и выбором выходного кода устройства , имеющего результат преобразования с наименьшей динамической погрешностью . 3 .ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1) 4 Н 03 М 1/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4261892/24-24 (22) 15.06.87 (46) 30.11.88. Бюл. ¹ 44 ,(71) Пензенский политехнический институт (72) 10.П.Прозоров, F..À.Ëoìòåâ и Е.А.Персицков (53) 681.325 (088.8) (56) Островерхов В.В. Динамические погрешности аналого-цифровых преобразователей, 1975, с. 176.

Орнатский П.П. Теоретические основы информационно-измерительной техники. 1976, с.432.

ÄÄSUÄÄ 1441477 А1 (54) СПОСОБ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к области электроизмерительной и вычислительной техники и может быть использовано в контрольно-измерительных системах. Целью изобретения является уменьшение динамической погрешности преобразования. Поставленная цель достигается использованием двух или более преобразователей со смещенными шкалами, запускаемых одновременно, и выбором выходного кода устройства, имеющего результат преобразования с наименьшей динамической погрешностью. 3 .ил.! 441477

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано В контрольно-измерительных системах.

Цель предлагаемого изобретения уменьшение динамической погрешности.

На фиг.1 изображено устроиство для осуществления предлагаемого способа, на фиг. 2 — функциональная схема бло- !0 ка анализа кодовых комбинаций; на фиг. 3 — диаграммы состояний.

Устройство для осуществления предлагаемого способа содержит сумматор 1, два преобразователя входного сигнала 15 в код (ПВК) : ПВК,? и ПВК З, два регистра 4 и 5, мультиплексор (MII) 6, сумматор-вычитятель (СВ) 7, блок 8 анализа кодовых комбинаций и элемент задержки 9. 20

Устройство для осуществления предлагаемого способа работает следующим образом.

Входной сигнал V „() смещается вверх и вниз на значение, равное

U „= Т Н, что эквивалентно соответствующему смещению шкал преобразоват елей.

По сигналу "Пуск" обя преобразователя по команде "Выдача информациип Зц выходные коды 11 и N. заносятся в ре и гистры 4 и 5, я блок Я выбирает из двух кодовых комбинаций ту, которая имеет наименьшее число одинаковых симВОлОВ считая <Т младшего разря да, Если это будет N то подключается выход регистра 4 на вход сумматора-вычитателя 7, который вычитает из N< значение И „, соответствующее UcM, Если это будет N, то ре- 4О зультат И„ получается путем суммиро- . вания N и И, Через время задержки, определяемое длительностью операций в блоках 4-8, по сигналу с выхода элемента 9 задержки код И„ за- 45 пывается во внешнее устройство, Практическая реализация мультиплексора (NII) б и сумматора вычитателя (СВ) / не вызывает затруднений, так как эти блоки являются типовыми.

Кроме того, вместо СВ ? могут. быть использованы отдельно сумматор и вычитатель, которые в этом случае должны быть включены между выходами регистрОВ 4 и 5 и ВхОдами МП 6. Код N 55 будет сниматься с выходя ИП 6,.

Функциональная схема блока 8 анализа кодовых комбинаций содержит

2 К (где К вЂ” число разрядов АЦП) элементов 10 сложения по модулю два, 2 К инверторов 11 2 К элементов 12 совладения, элементы 13 и 14 сборки и инвертор 15. Схема блока 8 построена тяк, что единица на ее выходе означает необходимость подключения к входу сумматора-вычитателя 7 Выхода

ПВК„2, Блок 8 анализа кодовых комбинаций работает следующим образом, Пусть кодовые комбинации И и 1!<

ИМЕЮТ СОотвЕтСтВЕННО i u j ОПИНЯКОвых символов, считая от младшего разряда, причем i ф,». Тогда на выходах соответствующих элементов 10 появятeÿ единицы, в результате чего нули с выходов соответствующих им инверторов 1! запретят прохождение сигня— лов через элементы 12 совпадения, Если i „, то единица появится лишь на выходе соответствующего элемента

12 совпадения в канале кода N, если же i ) J то — лишь на выходе элемента совпадения в канале кода N . В первом случае ня выходе блока 8 будет присутствовать единица, во втором — ноль..При i = j на выходах элемента 13 сборки — нули, в результате чего с помощью блоков 14 и 15 обеспечивается приоритет ПВК, хотя в данном случае безралично, с выхода какого из преобразователей снимать информацию.

Схема обеспечивает высокое быстродействие, так как построена по комбинационному принципу, что доказывает возможность осуществления всех дополнительных операций зя время одного цикла преобразования АЦП. В этом случае частота дискретизации устройства

) не снижается, Функционирование схемы поясняется четырьмя примерами кодовых комбинаций: 00 ОООI и ОО 0011, ОО 0011 и ОО 0011, 00 0011 и 00 0001, 11 1011 и

10 1000, Только третий пример со— отвествует нулю ня выходе блока 8, т. е. необходимости выбора !!

Следует отметить, что в случае, если устройство работает с 3BN и имеется резерв времени и памяти ЭВМ, то все операции, выполняемые блоками

4 — 8, можно осуществить программным путем.

Для оценки эффективности предлагаемого способа предположим, что имеются два параллельно последовательных ПВК, цикл преобразования кото1441477 то рых состоит нз двух тактов. В первый момент времени с помощью идеального параллельно ПВК оцениваются два старших разряда кода входного сигна.5 ла. Во второй момент времени t отстоящий от первого на время Т „

" "Р преобразования, с помощью второго

ПВК параллельного типа оцениваются три младших разряда. 10

Пусть на входе таких ПВК действует линейно изменяющийся сигнал с производной U„, определяемой из со- отношения (U„ 7 „ = Z«!2, где

Z, — значение ступени квантования 15

АЦП старших разрядов, Воспользовавшись методом анализа диаграмм состояний, приведенных на фиг.3 можно получить зависимости. динамической погрешности преобразования от значе- 20 ния входного сигнала U â момент принятый за момент отсчета ПВК.

На диаграммах состояний (фиг.З) две верхние диаграммы соответствуют ! I

U„) О, а две нижние — U„c.0. При построении учтено, что шкалы ЛВК< и

ПВК смещены относительно исходного положения на U,„= =7,„/4, а относительно друг друга — íà b, /(К-l ), где „ — максимальное значение динамичес- 30 кой погрешности; К=2 — число используемых преобразователей.

При таком значении U участки шкалы с большой динамической погрешностью одного ПВК будут приходиться на участки с малой погрешностью другого. На участках с большой погрешностью h > ZÄ„, где Z — значение ступени квантования ПВК, выходные кодовые комбинации И1 и N не из- 40 меняются и содержат одинаковые символы в. младших разрядах, причем, если Ug ъ О, то ими являются все едини-. цы, а если U „(.О, то ими являются все нули. На,участках с малой погреш- 45 ностью кодовые комбинации содержат меньшее число одинаковых символов.

Это дает возможность уменьшить динамическую погрешность преобразования путем выбора кодовой комбинации 50 с меньшим числом этих символов, но при этом выходной код оказывается больше или меньше требуемого на значение Л, пропорциональное U,ïoýсм тому к выбранной комбинации необходи- 55 мо прибавить (или отнять от нее) зна" чение Исм.

Эффективность Э предлагаемого способа оценивают, как отношение максимальных скоростей изменения входного сигнала с учетом коррекции дипамической погрешности, равной U„ „ „,, и I без нее, т. е. U „„„при использовании двух АЦП, подобных рассмотренным, но содержащих m старших и и младших разрядов.

Так как

I I и-1

Uq ма к/11к гнат 2 °

Таким образом, максимально допустимая скорость изменения входного сигнала рассмотренной структуры, при которой методическая динамическая погрешность не превышает К „, увеличивается в 2" раз. Реально подобные структуры имеют и = 3-6 и более, так что ширина полосы частот входного сигнала увеличивается в (4-32) раза, В рассмотренных структурах параллельно последовательных АЦП причина появления одинаковых. символов в младших разрядах (или пропуска соответствующих кодовых комбинаций) состоит в том, что группа старших разрядов выходного кода оценивается при одном мгновенном значении входного сигнала, а группа младших — при другом. Данная причина имеет место в той или иной степени практически у всех АЦП, Hp имеющих на входе аналоговое запоминающее устройство, поэтому предлагаемый способ применим к данным структурам, Эффективность способа зависит от степени неравномерности зависимости динамической погрешности (в точ числе и инструментальной) от значения U<, т.е. как от структуры АЦП, так и их конкретной реализации. Оценить ее не всегда так просто, как в рассмотренном случае. В частности,. для оценки эффективности способа применительно к двум

АЦП порязрядного уравновешивания использовалось его моделирование на ЭВМ. Исследовался АЦП на 11 двоичных разрядов, Расчеты показали, что максимальная динамическая мето1441477 дическая погрешность при коррекции превышает Е „, но скорость ее роста

t с увеличением U„s 4 раза меньше, чем у одиночного АЦП, что эквивалентно расширению полосы частот входного сигнала при заданном значении максимальной погрешности в 4 раза.

Таким образом, предлагаемый способ позволяет без вмешательства в структуру АЦП и снижения максимальной частоты дискретизации значительно уменьшить динамическую погрешность преобразования, Кроме того, предлагаемый способ обладает универсальностью, так как он применим ко многим структурам АЦП, а для его реализации требуется только типовое обо-. рудование.

Формула изобретения

Способ аналого-цифрового преобразования, заключающийся в одновременНоМ преобразовании аналоговой вели чины в код несколькими преобразователями входной величины в код, о т— л и ч а ю шийся тем, что, с целью уменьшения динамической погрешности, предварительно смещают шкалы преобразователей входной величины в код друг относительно друга на значе10 ние, равное отношению максимального значения динамической погрешности одного преобразователя к числу остальных преобразователей входной величины в код, а в качестве кода ис15 пользуют кодовую комбинацию того преобразователя входной величины в код, которая содержит наименьшее количество одинаковых символов, считая от младшего разряда, и суммируют ее с

20 кодом, соответствующим значению смещения шкалы данного преобразователя входной величины в код.

l4ч! ч77

1441477

Af,«gt.MO

Составитель В.Махнанов

Техред М.Дидык

Редактор А.Ревин

Корректор M.Âàñèëüeâà

Заказ 6295/56

Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4