Трехзначный элемент дизъюнкции

Авторы патента:

H03K19/16 - насыщаемыми магнитными устройствами

Изобретение относится к импульсной технике и может быть использовано при проектировании логических узлов информа1:и1онных систем на троичных логических элементах с импульсными входами и выходами. Цель изобретения - упрощение устройства. Устройство со-; держит первый и второй троичные элементы I и 2, первую и вторую входные шины 3 и 4 и выходную шину 5. Дпя достижения доставленной цели исключается одна межэлементная связь. 2 ил., 2 табл.

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 Н 03 К 19/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делАм изОБРетений и ОтнРытий (21) 4236379/24-21 (22.) 27.04.87 (46) 07.12.88. Бюл. У 45 (72) С.И.Шароватов (53) 621.374.32(088.8) (56) Авторское свидетельство СССР

У 1241463, кл. Н 03 K 19/00,1984.

Авторское свидетельство СССР

У 1018251, кл. Н 03 К 19/00, 1982.

„„SU„„!443! 65 А1 (54) ТРЕХЗНАЧНЫЙ ЭЛЕМЕНТ ДИЗ ЬЮНКЦИИ (57) Изобретение относится к импульсной технике и может быть использовано при проектировании логических узлов информационных систем на троичных логических элементах с импульсными входами и выходами. Цель изобретениявЂ” упрощение устройства. Устройство со-:. держит первый и второй троичные элементы 1 и 2, первую и вторую входные шины 3 и 4 и выходную шину 5. Для достижения поставленной цели исключается одна межэлементная связь.

2 ил., 2 табл.

1443165

Выход третий, четвертый первый, второй

1,2

0,1

1,2

031

Изобретение относится к импульсной технике и может быть использовано при проектировании логических узлов информационных систем на троичных ло5 гических элементах с импульсными входами и выходами.

Целью изобретения является упрощение устройства.

Поставленная цель достигается 10 за счет исключения одной межэлементной связи.

На фиг.1 представлена схема трехзначного элемента дизъюнкции; на фиг.2 -. временные диаграммы работы трехзначного элемента дизъюнкции с условными обозначениями.

Трехзначный элемент дизъюнкции содержит первый и второй троичные элементы 1 и 2, первую и вторую вход- 20 ные шины 3 и 4 и выходную шину 5, Входная шина 3 соединена с первым отрицательным вычитающим входом троичного элемента 1 и соединена с первым положительным суммирующим входом 25 троичного элемента 2, входная шина 4 соединена с вторым отрицательным вычитающим входом троичного элемента 1 и с вторым положительным суммирующим входом троичного элемента 2, вход 30 троичного элемента 1 соединен с пер-. вым, вторым отрицательными вычитающими входами троичного элемента 2, выход которого соединен с выходной шиной 5.

На фиг.2 приняты следующие обозначения: 6-8 вЂ” тактовые импульсы первой третьей фаз; 9 и 10 вЂ” импульсы на шинах 3 и 4; 11 и 12 вЂ” импульсы записи и считывания с элементов 1 и 2. 40

Система тактового питания устройства вЂ” трехфазная, при этом входная комбинация сигналов на шины 3 и 4 поступает через три фазы (один такт) во время тактового импульса первой фазы. Тактовым импульсом второй фазы считывается информация с.элемента 1, а третьей фазы - с элемента 2.

Троичные элементы выполняют логические операции согласно табл.1.

Трехзначная информация с шин 3 и

4 преобразуется в информацию на трехзначном выходе элемента 2 (шине 5) согласно табл.2.

Функционирование трехзначной схемы дизъюнкции в соответствии с входной комбинацией (+1,0) осуществляется следующим образом (первый такт на фиг.2).

Тактовым импульсом первой фазы первого такта согласно логике работы. элемента, записанной в табл.1, положительный импульс с входной шины 3 передается на первый вход элемента

2, тактовым импульсом третьей фазы на выходе элемента 2 появляется положительный импульс, который поступает на шину 5.

Аналогично в соответствии с фиг.1 и 2 и табл.2 происходит преобразование последующих входных комбинаций.

Формула изобретения

Трехзначный элемент диэъюнкции, содержащий два троичных элемента, первую и вторую входные и выходную шины, первая входная шина соединена с первым отрицательным вычитающим входом первого и положительным суммирующим входом второго троичного элементов, вторая входная шина соединена с вторым отрицательным .вычитающим входом первого и положительным суммирующим входом второго троичных элементов, отличающийся тем, что, с целью упрощения, выход первого троичного элемента соединен с первым, вторым отрицательнымивычитающими входа ми второго троичного элемента, выход которого соединен с выходной шиной.

Таблица 1

Количество импульсов (1!), поступающих на входы

Таблица 2

ПриИнформация на шинах мер

3 ) 4 ) 5

Редактор В.Бугренкова

Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6395/54

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Л такщаЮий ию уюьс зались»+f» вЂ” замбии "-1 ачитыбаиие 0" а считывание 2" г г.читийаиие -f"

Составитель А.Ранов

Техред Л.Сердюкова Корректор О.Кравцова

Похожие патенты:

Множитель по модулю три // 1398089

Пороговый элемент // 1352644

Пороговый элемент // 1336228

Изобретение относится к вычислительной технике и может быть использовано при построении логических и запоминающих устройств на цилиндрических магнитных доменах (ЦМД)

Магнитный пороговый элемент // 1325685

Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки информации на цилиндрических магнитных доменах (ЦМД)

Устройство для выполнения операции "пирса // 1316082

Изобретение относится к области вычислительной техники и может быть использовано при проектировании логических узлов информационных систем на ферритовых логических элементах с импульсными входами и выходами

Устройство для выполнения функции "вебба // 1307578

Изобретение относится к области вычислительной техники и может быть использовано при проектировании логических узлов информационных систем на троичных элементах с импульсными входами и выходами

Пороговый элемент // 1259481

Изобретение относится к области вычислительной техники и может найти применение при построении интегральных операционных устройств и специа- .лизированных вычислителей на базе за- {поминакнцих устройств на цилиндричес- ;ких магнитных доменах (ЦЩ)

Пороговый элемент // 1259480

Изобретение относится к области вычислительной техники и может найти применение при построении многофункциональных запоминающих устройств на цилиндрических магнитных доменах ()

Многопороговый логический элемент // 1257834

Изобретение относится к области вычислительной техники и может быть использовано при построении вычислительных устройств на цилиндрических магнитных доменах (ЦМД)

Магнитный пороговый элемент // 1246366

Изобретение относится к вычислительной технике и может быть использовано при построении логических запоминающих устройств на цилиндрических Магнитных доменах (ЦМД)

Магнитный инвертор // 2120142

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Энергонезависимая ячейка памяти // 1780487

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления

Схема возбуждения сканирования и схема логической операции и-не такой схемы // 2648614

Изобретение относится к области технологий для жидкокристаллических дисплеев. Технический результат заключается в обеспечении использования одного типа устройств тонкопленочных транзисторов за счет использования схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора. Технический результат достигается за счет схемы логической операции И-НЕ, содержащей первый инвертор и второй инвертор, применяемые к схеме удержания пониженного напряжения схемы GOA, девятый транзистор, затвор которого электрически соединен с выходом первого инвертора, сток электрически соединен с постоянным высоким потенциалом, а исток электрически соединен с выходом схемы логической операции, десятый транзистор, затвор которого электрически соединен с выходом второго инвертора, сток электрически соединен с постоянным высоким потенциалом, а исток электрически соединен с выходом схемы логической операции, одиннадцатый транзистор, затвор которого электрически соединен с первым входом схемы логической операции, а сток электрически соединен с выходом схемы логической операции, и двенадцатый транзистор, затвор которого электрически соединен со вторым входом схемы логической операции, сток электрически соединен с истоком одиннадцатого транзистора, а исток электрически соединен с постоянным низким потенциалом. 3 н. и 16 з.п. ф-лы, 3 ил.