Логический фазоразностный демодулятор

 

Изобретение может быть использовано при построении приемников цифровых систем передачи информации. Цель изобретения - повышение скорости приема информации при увеличении кратности манипуляции. Уст-во содержит формирователь 1 входного сигнала, г-р 2 опорной частоты, триггеры 3, 4 и 5, счетчик 6, эл-ты И 7 и 8, эл-т ИЛИ 9, дешифратор 10 и последовательный регистр 11„ Для достижения цели в устр-во введены зл-т ИЛИ 12, блок задержки 13, преобразователь 14 кода и параллельньй регистр 15. 3 ило

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (191 (ll) (5I) 4 H 04 L 27!22

У.„,Р.8818hh

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4182562/24-09 (22) 16.01.87 (46) 07. 12.88. Бюп. N - 45 (72) В.А.Китаев (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР

Ф 1324121, кл. Н 04 L 27/22, 1985. (54) ЛОГИЧЕСКИЙ ФАЗОРАЗНОСТНЫЙ

ДЕМОДУЛЯТОР (57) Изобретение может быть использовано при построении приемников цифровых систем передачи информации.

Цель изобретения — повышение скорости приема информации при увеличении кратности манипуляции. Уст-во содержит формирователь 1 входного сигнала, г-р 2 опорной частоты, триггеры 3, 4 и 5, счетчик 6, эл-ты

И 7 и 8, эл-т ИЛИ 9, дешифратор 10 и последовательный регистр 11. Для достижения цели в устр-во введены эл-т ИЛИ 12, блок задержки 13, преобразователь 14 кода и параллельный регистр 15. 3 ил.

1443199

Изобретение относится к связи и может найти применение при построении приемников цифровых систем передачи информации.

Целью изобретения является повышение скорости приема информации при увеличении кратности манипуляции.

На. фиг.1 изображена структурная 10 электрическая схема логического фазоразностного демодулятора; на фиг.2 — виды передаваемых сигналов при однократной (фиг.2а), двухкратной (фиг.2б) и трехкратной (фиг.2в) 15 манипуляции; на фнг.3 — временные диаграммы, поясняющие работу демодулятора при трехкратной манипуляции.

Логический фазоразрядный демодулятор содержит формирователь 1 вход- 20 ного сигнала, генератор 2 опорной частоты, первый 3, второй 4 и третий

5 триггеры, счетчик 6, первый 7 и . второй 8 элементы И, первый элемент

ИЛИ 9, дешифратор 10, последователь- 25 ный регистр 11, второй элемент ИЛИ 12, блок 13 задержки, преобразователь 14 кода и параллельный регистр 15.

Логический фазоразностный демодулятор работает следуюшим образом.

На вход формирователя 1 входного сигнала поступает цифровой сигнал, Hec>", Hé информацию от нескольких независимых источников. Виды цифровых сигналов при передаче информации

35 от одного, двух и трех источников представлены соответственно на фиг.2а, 2б и 2в. Фазоразностная манипуляция на передающей стороне обеспечивается изменением полярности сиг40 нала на границах тактового интервала ь путем использования прямых или инверсных сигналов (фиг.2).

В формирователе 1 входного сигнала принимаемый сигнал фильтруется, усиливается, ограничивается, согласовывается по уровню с цифровыми элементами и инвертируется. Сформированные на его выходах цифровые сигналы (фиг.За,б) поступают на тактовые входы второго 4 и третьего 5 триггеров, устанавливая их положи тельным фронтом в нулевое состояние.

Наличиее нулевого потенциала хотя бы на одном из установочных входов счетчика 6 разрешает счет импульсов с выхода генератора 2 опорной частоты, частота Г которого устанавливается в зависимости от требуемой точности привязки счетных импульсов к моменту начала счета. Так, напри1 мер, при f = 100 - - точность присо вязки счетных импульсов к моменту начала счета не превышает одного периода частоты генератора 2, т,е. не более одного процента от длительности тактового интервала й„ .

После установления режима счета положительным фронтом прямого или инверсного сигнала с выхода формирователя 1 начинается подсчет импульсов опорной частоты с выхода генератора 2 счетчиком 6 до момента

=(1-- — — )ь

Ф 2 ты о где m — - кратность манипуляции. В момент времени .„, импульс с выхода дешифратора 10 устанавливает триггеры 4 и 5 в единичное состояние. Это приводит к сбросу счетчика 6 в нулевое состояние и прекращению счета до момента прихода следующего положительного фронта с выходов формирователя на один из триггеров 4 или 5. Интервал остановки счета заштрихован на фиг.Зз.

На первом выходе дешифратора 10 формируется последовательность узких импульсов (фиг.Зв), задержанных относительно начала периода Г вход1 чого сигнала на время С = -щ -, На остальных 2 -1 выходах дешифратора 10 формируются импульсы с задержкой относительно соседнего выхода на

1 время Ь = =-„, <. . Зти импульсы, объединенные в элементе ИЛИ 12 (фиг.Зе), поступают на тактовый вход последовательного регистра 11.

На информационный вход регистра

11 поступает сигнал, являющийся результатом анализа изменения полярности входного сигнала на протяжении одного тактового интервала, .

Анализ осуществляется схемой, состоящей из триггера 3, сигналы на выходах которого изображены на фиг.Зг,д, элементов И 6 и 7 и элемента

ИЛИ 9. Сигналы с выхода элемента

ИЛИ 9 (фиг.Зж) записываются в регистр 11 импульсами с выхода элемента ИЛИ 12 (фиг.3e). Результат записи представлен в виде нулей и едииниц (фиг.Зж) .

14 (2 — 1)-разрядный код с выходов регистра 11 поступает на входы преобразователя 14 кода,На m выходах преобразователя 14 кода формируются информационные сигналы, переданные от ш независимых источников информации. С целью устранения "состязаний" сигналы с выходов преобразователя 74 кода переписываются в параллельный регистр 15 сигналом с выхода блока 13 задержки. Сигналы на выходах регистра 15 (фиг.3и,к,л) являются выходными информационными сигналами логического фазоразностного демодулятора.

Формула и з обретения

Логический фазоразностньй демодулятор, содержащий последовательно соединенные формирователь входного сигнала, первый триггер, первый элемент И и первый элемент ИЛИ, последовательно соединенные генератор опорной частоты счетчик и дешифрат тор, а также второй элемент И, второй и третий триггеры, выходы которых подключены к установочным входам счетчика, вход формирователя входного сигнала является входом логического фазоразностного демодулятора, первый выход формирователя входного сигнала соединен с вторым входам первого элемента И и с тактовым входом третьего триггера, второй выход формирователя входного сигнала подключен к первому входу вчмього

43199 элемента И и к тактовому входу второго триггера, второй выход первого триггера соединен с вторым входом

5 второго элемента. И, выход которого подключен к второму входу первого элемента ИЛИ, первый выход дешифратора подключен к тактовому входу первого триггера, а второй выход дешифратора соединен с установочными входами второго и третьего триггеров, информационные входы которых заземлены, отличающийся тем, что, с целью повышения скорости приема информации при увеличении кратности манипуляции, введены второй элемент ИЛИ,блок задержки и последовательно соединенные последовательный регистр, преобразователь кода и параллельный регистр, выходы которого являются информационными выходами логического фазоразностного демодулятора; выход первого элемента ИЛИ подключен к инфор25 мационному входу последовательного регистра, второй выход дешифратора соединен с входом блока задержки и с первым входом второго элемента

ИЛИ, выход которого подключен к тактовому входу последовательного регистра, дополнительные выходы дешифратора соединены с соответствующими входами второго элемента ИЛИ, а выход блока задержки подключен к

35 тактовому входу параллельного регистра и является тактовым выходом логического фазоразностного демодуля — 1 Г1

ОС

à — — /1 Г

Г 1 Г1 Г

Г ° — — — - Г

1 — — — -Г

1 . Г! "Г 1 — —.Г 1

Ы - —:Г "Г - Г

Фиг.2

1443199

Составитель И.Котиков

Техред Л.Олийнык Корректор Л.Патай

Редактор В.Бугренкова

Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Заказ 6398/56

Проиэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4.