Программируемый контроллер

 

Программируемый контроллер относится к управляющим системам с программным управлением и может быть использован для логического управления технологическим устройством. В состав устройства входят генератор 1 ы тульсоз, программный счетчик 2 первое запоминающее устройство 3, вычислительньм блок 4, блок 5 формирования выходных сигналов, первый дешифратор 6, формирователь 7 импульсов , состоящий из элемента В задержки и элемента И 9, второй дешифратор iO, первый коммутатор 11, адресный счетчик 12, элементы согласования 13, первьш мультиплексор 14, второе запоминающее устройство 15, регистр 16 памяти мажоритарный элемент 17, второй мультиплексор J8, блок 19 вычисления временных булевых функций, блок 20 задания кодов адреса вто - рой коммутатор 21, дисплей 23. Преимущество изобретения состоит в повышенной помехозащищенности, широких функциональных возможностях. 3 ил., 1 табл. S (Л с: 00 &д 00 00 Фи-г. /

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГ1УБЛИН (51)4 G 05 В 19/18

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

Il0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4213225/24-24 (22) 09,01.87 (46) 30.12.88. Бюл. Р 48 (71) Ленинградское научно-производственное объединение "Буревестник" (72) В. Н. Пенькин, В. В. Платонов и Г. В. Рог (53) 621.503.35(088.8) (56) Патент Великобритании 11 1507537, кл. G 3 11, 1978.

Авторское свидетельство СССР

Ф 1001012, кл. G 05 В 19/18, 1983. (54) ПРО ГРАЮЯРУЕМЫЙ КОНТРОЛЛЕР (57) Программируемый контроллер относится к управляющим системам с программным управлением и может быть использован для логического управления технологическим устройством. В состав устройства входят генератор.

„„SU„, 1448338 А1

1 пульсов, прог раммныи счетчик 2

У первое запоминающее устройство 3, вычислительный блок 4, блок 5 формирования выходных сигналов, первый дешиФратор 6, формирователь 7 импульсов, состоящий из элемента 8 задержки и элемента И 9, второй дешифратор

10, первый коммутатор 11, адресный счетчик 12, элементы согласования 13, первый мультиплексор 14, второе запоминающее устройство 15, регистр

16 памяти мажоритарный элемент 17, второй мультиплексор 18, блок 19 вычисления временных булевых функций, блок 20 задания кодов адреса вто— рой коммутатор 21, дисплей 23.. Преимущество изобретения состоит в повышенной помехозащищенности, широких функциональных возможностях. 3 wl

1 табл.

1448338

Изобретение относится к управляющим системам с программным управлением и может быть использовано для логического управления технологи5 ческим оборудованием.

Цель изобретения - расширение функциональных возможностей и области применения программируемого контроллера. 1О

Введение в программируемый контроллер второго мультиплексора, блока вычисления временных булевых Функций, блока задания кодов адреса, коммутатора, компаратора и дисплея позволяет осуществлять визуальный контроль текущего значения логических переменных в любой точке исполняемой программы, выполнять любые типы булевых функций, включая времязависимые и, тем самым достичь значительного расширения функциональных возможностей программируемого хонтроллера.

На фиг. 1 приведена структурная схема программируемого контроллера; 25 на фиг. 2 — функциональная схема вычислительного блока; на фиг. 3функциональная схема блока вычисления временных булевых функций.

Программируемый контроллер содер- 30 жит генератор 1 импульсов, программйый счетчик 2, блок памяти запоминающее устройство {ЗУ) 3, вычислительнь1й блок 4, блок 5 формирования выходных сигналов, дешифратор 6, формирователь 7 импульсов, состоящий из элемента 8 задержки и элемента

И 9, дешифратор 10, первый коммутатор 11, адресный счетчик 12 элементы согласования 13, первый мультиплек". gg сор 14 блок памяти sапоминающее устройство 15, регистр 16 памяти, мажоритарный элемент 17, второй мультиплексор 18, блок 19 вычисления временных булевых функций, блок 20 задания кодов адреса, второй коммутатор 21, компаратор 22, дисплей 23.

Программируемый контроллер работает следующим образом, Генератор 1 формирует импульсы, которые с его выхода поступают на вход счетчика 2. На выходах счетчика 2 формируется код, который подается на адресные входы блока 3, обеспечивая выдачу содержимого ячеек блока

3. Каждый следующий импульс устанавливает на выходах счетчика 2 новый код адреса да тех пор, пока не будет последовательно считано содержимое всех ячеек. Затем цикл считывания повторяется.

На выходах формируются коды команд, состоящие иэ двух частей: кода адреса и кода операции. Код операции поступает на управляющие входы блока

4, код адреса — на адресные входы блока 5, дешифратора 6, мультиплексора 18, информационные входы коммутатора 1}.

Блок 4 реализует логическую функцию над операндом, поступающим с выхода мультиплексора 18, и операндом, хранящимся в памяти блока 4, в соответствии с кодом операции íà его управляющих входах.

Ввод операции осуществляется через мультиплексор 18 либо с выхода блока

19, либо с входа программируемого ! контроллера.

Повьппенная помехоустойчивость и защита информации от "дребезга контактов" и пропадания питания во вход ных цепях контроллера обеспечивается путем анализа входного сигнала на основании ввода его значения в трех выборках, разнесенных во времени. Мультиплексором 14. осуществляется выбор входа контроллера, номер которого соответствует коду адреса, задаваемому адресным счетчиком 12, и подключение входного сигнала, проходящего через элементы l3 согласования к первому входу блока 15 и одному иэ входов мажоритарного элемента 17. Импульс записи, поступающий с выхода

1 дешифратора 10, производит запись информации по адресу, опреде-, ляемому кодов на адресных входах

15. Между импульсами записи блока 15 работает в режиме чтения, и импульсами с выхода П дешифратора 10 производится запись в два разряда регистра

16 содержимого двух ячеек блока 15.

Таким образом после окончания импульса записи в регистр 16 на входах элемента 17 присутствует информацчя о входном сигнале, полученная в три момента времени, определяемом периодами следования импульсов с выходов дешифратора 10. С выхода мажоритарного элемента 17 на третий вход блока 15 передается сигнал, присутствующий на большинстве его входов. Информация с выхода блока 15 поступает в блок 4 через мультиплексор 18 под управлением специальной команды из блока 15, Эта команда состоит иэ

1448338 х;. ) двух полей разрядов, присутствующих на адресных выходах блока 3: первое поле — разряды с (n+1) по К-ый; второе поле — разряды с 1 по п-ый. 5

Код первого поля дешифрируется первым дешифратором 6 и обеспечивает выдачу через коммутатор 11 кода адреса входа контроллера, заданного вторым полем, на адресные входы муль — 1p типлексора 14. Формирователь 7 обеспечивает формирование импульсов по переднему фронту выходных импульсов дешифратора 6, необходимых для синхронизации обращения к блоку 15.

f(х,, t,,) t; (ty, т

Контроль за ходом вычисления времязависимой булевой функции блоком

19, а также контроль текущего значения логических переменных вычислитель ного блока 4 выполняется при помощи дисплея 23„ Выбор параметра и контроль егб значения в определенном месте программы осуществляется при помощи блока 20 путем задания соответствующего адреса и компаратора 22, выполняющего подразрядное сравнение текущего значения кодов адресов программного счетчика 2 или кодов на адресных выходах блока 19, поступающих на первые информационные входы компаратора 22 через коммутатор 21, с кодами адресов блока 20, поступающих на вторые информационные входы ком— паратора 22. Результат равенства кодов адресов на входах компаратора 22 приводит к появлению на его выходе сигнала управления, поступающего на управляющий вход дисплея 23.

Блок 19 реализует вычисление временных булевых функций над операндами, поступающими с выхода блока 4.

Блок 19 (фиг. 2) включает в себя процессор 24, двухпортовое битовое запоминающее устройство 25, запоминающее устройство 26 текущего значения задержки, запоминающее устройство 27 уставок, мультиплексор 28.

Множество времяэависимых булевых функций f(õ, t) задается на фиксированном наборе временных параметров или уставок t . Коды уставок ty раз мещаются в табличной форме в ЗУ уставок 27. Значения функций f(x.; t;.), определяется в соответствии с таблицей.

Процессором 24 периодически через промежутки времени, определяемые точностью вычисления временных булевых функций,производится поледовательный опрос всех ячеек зоны аргументов двухпортового ЗУ 25 и вычисление значений функций для каждого иэ аргументов, записанных в ЗУ 25 .по адресам и командам, поступающим иэ ЗУ 3. Значения функций вычисляются процессором

24 на основании анализа операндов, поступающих из двухпортового ЗУ 25, 25 ЗУ текущего значения задержки 26, ЗУ уставки 27. Для этого совместно с сигналом управления-, поступающим иэ процессора 24 на управляющие входы запоминающих устройств, на адресных

30 выходах процессора 24 поочередно формируются адреса соответствующих ячеек ЗУ 25, ЗУ 26, ЗУ 27, содержимое которых принимается на информационные входы — выходы процессора 24.

Аналогичным образом процессор 24 производится запись вычисленного значения функции в соответствующую ячейку зоны результатов двухпортового ЗУ 25. После завершения цикла работы блока 19 в зоне результатов

ЗУ 25 содержится полностью сформированный массив значений функций

f(Х, t) соответствующий массиву аргументов X в зоне аргументов и теку45 щему времени эадержк

Результат вычисления функции

f(Х, t) подается в вычислительныйблок 4 через мультиплексор 18 по команде .и адресу поступающим из ЗУ 3, соот50 ветственно, на управляющие и адресные входы ЗУ 25 блока 19.

Вычислительный блок 4 (фиг. 3) включает в себя дешифратор 29, элементы 30 памяти, неразрушаемое посто55 янное запоминающее устройство 31, которое выполняет роль многофункционального логического элемента для решения заданного множества булевой функции закодированных в табличной форме ихра1448338

"0

Формула изобретения

Программируемый контроллер, содержащий элементы согласования, входы которых соединены через замыкающие контакты с соответствующими входами программируемого контроллера, а выходы согласующих элементов соединены с соответствующими информационными входами первого мультиплексора, управляющие входы которрго соединены с соответствующими первыми управляющими входами первого блока памяти и с выходами первого коммутатора, выход первого мультиплексора соединен с первым информационным входом первого блока памяти и с первым входом мажоритарного элемента, второй информационный вход первого блока памяти соединен с первым выходом регистра памяти и с вторым входом мажоритарного элемента, третий вход которого соединен с вторым выходом регистра памяти, а выход мажоритарного элемента соединен с третьим.информационньм входом второго блока памяти, первый и второй выходы которого соединены соответственно с первым и вторым входами регистра памяти, второй

á5

50 нящихся в ячейках ЗУ, 31. Результат булевой функции появляется на выходе ЗУ 31 в соответствии с кодом операции, значением аргумента и содержимым элементов 30 памяти, совместно поступающими на адресные входы ЗУ 31

Совокупность элементов 30 памяти выполняет функции ячеек промежуточного хранения результатов, поступающих с выхода ЗУ 31 на информационные вхо-. ды каждого элемента 30. Выбор конкретной ячейки элементов 30 осущест- ° вляется при помощи дешифратора 29, выходы которого соединены с управляющими входами элементов 30, а входы— с разрядами кода операции.

Предлагаемый контроллер обладает повьппенной помехозащищенностью, широкими функциональными возможностями, позволяющими его использование для реализации задач логического управления на основе решения различных классов булевых функций.. Наличие сервисной аппаратуры в виде селективного. 2 индикатора (дисплея) значительно упрощает пуско-наладочные работы, облегчает отладку программы, сокращает время и расходы, связанные с восстановлением отказавшего оборудования. управляющий вход второго блока памяти соединен с первым выходом второго дешифратора, второй выход которого соединен с третьим входом регистра памяти, первый вход второго дешифратора соединен со счетным входом адресного счетчика, второй вход второго дешифратора соединен с первым выходом адресного счетчика, вторые выходы адресного счетчика соединены с первыми информационными входами первого коммутатора, выход генератора импульсов соединен с входом программного счетчика, первый — m-й выходы которого соединены с соответствующими первыми — ш-м адресными входами первого блока памяти, m-1 -адресный вход которого соединен с первым входом второго дешифратора, первые информационные выходы первого блока памяти соединены с соответствующими управляющими входами вычислительного блока, а вторые информационные выкоды соединены с соответствующими адресными входами, первого дешифратора, с вторыми информационными входами первого коммутатора и адресными входами блока формирования выходных сигналов, выход которого соединен с выходом программируемого контроллера, выход первого дешифратора соединен через формирователь импульсов с управляющим входом первого коммутатора, отличающийся тем, что, с целью расширения функциональных возможностей и области применения, в него введены второй мультиплексбр, блок вычисления временных булевых

Функций, блок задания кодов адреса, второй коммутатор, компаратор и дисплей, первый информационный вход которого соединен с выходом вычислительного блока, второй информационный вход соединен с третьим выходом второго блока памяти, третий информационный вход соединен с вторыми входами-выходами блока вычисления временных булевых функций, управляющий вход дисплея соединен с выходом компаратора, первые входы которых соединены с выходами второго коммутатора, вторые Ьходы компаратора соединены с первыми выходами блока задания кодов адреса, второй выход которого соединен с управляющим входом второго KoMNJJTGTopa, первые информационные входы которого соединены с выходами программного счетчика, а!

448338 вторые информационные входы второго коммутатора соединены с адресными выходами блока вычисления временных булевых функций, управляющие и адресные входы которого соединены с выходами адресной части второго блока памяти, а первый информационный входвыход соединен с выходом вычислительного блока и с первым информационным входом второго мультиплексора, второй информационный вход которого соединен с третьим выходом первого блока памяти и с вторым управляющим входом дисплея, адресные входы второго мультиплексора соединены с адресньии выходами-второго блока памяти, а выход соединен с информационным входом вычислительного блока.