Цифровой анализатор спектра

 

Изобретение относится к радиотехнике . Цель изобретения - увеличение чувствительности. Цифровой анализатор содержит блок I преобразования аналог-цифра, оперативные запоминающие устройства 2 и 3, перемножители 4-7, цифровой синтезатор 8 отсчетов, сумматоры 9,10, мультиплексоры II и 12, постоянное запоминающее устройство 13, счетчик 15 адреса, накопительные сумматоры 14 и 16, вычислители 17,19 модуля, схему 18 сравнения, сдвиговые регистры 20 и 22, элемент НЕ 21, сумматор 23. Предлагаемое изобретения позволяет увеличить чувствительность анализа спектра за счет уменьшения уровня боковых лепестков в амплитудно-частотной характеристике одиночного фильтра и уменьшения ее зависимости от фазы входного сигнала. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

) A1 (l9) (111

15114 1 01 к 23/16

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4267695/24-21 (22) 24.06,87 (46) 15 ° 01.89.Вюл, У 2 (72) Н.В.Лапин, А,Н.Перов, В.Ф.Коваленко, С.С.нужнов, С.С.Глазов и М.И.Жодзишский (53) 62).317 (088 ° 8) (56) Авторское свидетельство СССР

Р 1078348, кл. G 01 R 23/16, 1984 °

Авторское-свидетельство СССР

И 1318925, кл. G 01 R 23/16, 1986., (54) ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА (57) Изобретение относится к радиотехнике, Цель изобретения — увеличение чувствительности. Цифровой анализатор содержит блок 1 преобразонания аналог-цифра, оперативные запоминающие устройства 2 и 3, перемножители 4 — 7, цифровой синтезатор 8 отсчетов, сумматоры 9,l0 мультиплексоры ll и 12, постоянное запоминающее устройство 13, счетчик 15 адреса, накопительные сумматоры 14 и 16, вычислители 17,19 модуля, схе— му 18 сравнения, сдвиговые регистры

20 и 22, элемент НЕ 21, сумматор 23.

Предлагаемое изобретения позволяет увеличить чувствительность анализа спектра за счет уменьшения уровня боковых лепестков в амплитудно-частотной характеристике одиночного фильтра и уменьшения ее зависимости от фазы входного сигнала. ил.

1451617 изобретение относится к радиотехнике и может быть использовано при создании анализаторов спектра с высокой чувствительностью, работающих при разных соотношениях сигнал/шум и с различной разрешающей способностью.

Цель изобретения — увеличение чувствительности устройства. 10

На чертеже изображена общая схема устройства.

Цифровой анализатор спектра содержит блок преобразования аналогцифра 1 первое и второе оперативное 15 запоминающее устройство 2 и 3; первый, второй, третий и четвертый перемножители 4 — 7; цифровой синтезатор отсчетов 8, первый и второй сумматоры 9 и 10; первый и второй 20 мультиплексоры 11 и 12, постоянное запоминающее устройство 13; счетчик

15 адреса, первый и второй накопи тельные сумматоры 14 16, первый к второй вычислители 17 и 19 модуля, 25 схема 18 сравнения; первый и второй сдвкговые регистры 20 и 22; элемент

11Е 21, третий сумматор 23, причем входом устройства является вход блока преобразования аналог-цифра 1, 30 первый и второй выходы которого .соответственно соединены с входами первого и второго оперативных запоминающих устройств 2 и 3, выходы которых соединены с первыми входами первого .к второго, третьего и четвертого перемножителей 4 — 7 соответственно, а выходы первого и третьего перемножителей 4 и 7 соединены соответственно с первым и вторым входами первого сум- 10 матора 9, выходы второго и четвертого перемножителей соединены соответственно с первым и вторым входами второго сумматора 10. Первый выход цифрового синтезатора отсчетов 8 сое- 45 динен с вторыми входами второго и третьего перемножителей 6 и 7, а второй выход соединен с вторыми входами первого и четвертого перемножителей

4 и 5 третий выход цифрового синтезатора отсчетов 8 является первым вы- ходом устройства. Выход счетчика 15 адреса соединен с входом постоянного запоминающего устройства 13, вьгход к которого соединен с первыми входами первого и второго мультиплексоров

1! и 12, вторые входы которых соответственно соединены с выходами первого и второго сумматоров 9 и О, а выходы первого и второго мультиплексоров 11 и 12 соответственно соединены с входамк первого и второго накопительных сумматоров 14 и 16, выходы которых соединены соответственно с входами первого и второго вычислителей 17 и 19 модуля, первые выходы которых соединены с первым и вторым входами схемы 18 сравнения, выход которой соединен с первым входом первого сдвигового регистра 20 к через элемент ЧЕ 21 с первым входом второго сдвигового регистра 22, при этом вторые выходы первого и второго вычислителей 17 и 19 модуля соединены соответственно с вторыми входами первого и второго сдвиговых регистров 20 и 22, выходы которых соединены с первым и вторым входами третьего сумматора 23, выход которого является вторым выходом устройства.

Цифровой анализатор спектра работает следующим образом.

Блок преобразования аналог-цифра формирует из входного сигнала квадратурные компоненты комплексной огибающей и их четырехуровневое квантование. Квантованные квадратурные компоненты комплексной огибающей поступают на оперативные запоминающие устройства 2 к 3, где осуществляется временная компрессия, т.е. считывание информации со значительно большей скоростью, чем запись.

С выходов первого и второго оперативного запоминающего устройства 2 и 3 сжатые во времени сигналы, представляющие знаки и модули квадратурных компонент входного сигнала поступают на первые входы первогб, второго, третьего и четвертого перемножителей 4, 6,7,5. В перемножителях 4, 6,7,5 осуществляется перемножение знаков и модулей квадратурных компонент сжатых во времени входного сигнала и опорного сигнала. Опорные сигналы формируются в цифровом синтезаторе отсчетов 8 к представляют собой параллельные многоразрядные коды следующие с частотой дискретизации f.

Сигналы с выходов первого и третьего перемножителей 4 и 7 вычитаются в первом сумматоре 9, а сигналы с выходов второго к четвертого перемножителей 6 и 5 суммируются во втором сумматоре 10 с выходов первого

3 !

4 и второго сумматоров 9 и 10 сигналы поступают на мультиплексоры Il и 12, где осуществляется их перемножение на "несовуи" функцию, которая имеет вид

1/4 ЗТн/8 (f tf Ти/2

1/2 T„/4 (/t/(3T„/8

jt/ (Тч/4

0 в остальных точках. где Т и — интервал накопления, Перемножение осуществляется в результате сдвига по сигналам управления с постоянного запоминающего устройства 13, которое управляется счетчиком 15 адреса.

После перемножения на весовую" функцию сигналы поступают на первый и нторой накопительные сумматоры 14 и 16, где осуществляется усреднение на интервале Тг, накопления действительной и мнимой частей произведения квадратурных компонент входного и опорного сигналов. Время накопления определяит разрешуищую способность анализатора. спектра.

С выходов накопительных сумматоров 14 и 16 результаты усреднения действительной и мнимой частей про— изведения квадратурных компонент входного и опорного сигналов Х,Y поступают на вычислители 17 и 19 модуля, с первых выходов которых сигналы .поступают на схемы 18 сравнения, со вторых — на сдвиговые регистры

20, 22, с выхода схемы 18 сравнения сигналы поступают на второй вход первого сдвигового регистра 20 и через элемент НЕ 21 на второй вход второго сднигового регистра 22. На сдниговых регистрах 20, 22 осуществляется сдвиг на один разряд многоразрядного кода с выхода того вычислителя модуля, где код окажется меныие.

Сигналы с выходов сдвиговых регистров 20,22 суммируются н третьем сумматоре 23. Таким образом, осуществляется алгоритм

Х/2 + У, при Х <У

Х Y/2, при У6 Х

Полученное в результате число 2, содержит н себе информации об уровне спектральной составляющей входного сигнала. Параллельно с цифро5! б!7

10

55 ного синтезатора отсчетов 8 снимается код частоты, соответствует анализируемой спектральной состанляющей, Количество необходимых режимов можно легко увеличить.

По сравнению с известным предлагаемое изобретение позволяет увеличить чувствительность анализа спектра эа счет уменьшения уровня боковых лепестков в амплитудно-частотной характеристике одиночного фильтра и уменьшения ее зависимости от фазы входного сигнала.

Формула изобретения

Цифровой анализатор спектра,содержащий первый и второй накопительные сумматоры, первый и второй сумматоры, цифровой синтезатор отсчетов, первый, второй, третий и четвертый перемножители, первое и второе оперативные запоминающие устройства и блок преобразования аналогцифра, вход которого соединен с входом анализатора, а первый и второй выходы соответственно соединены с входами первого и второго оперативных запоминаищих устройств, выходы которых соединены с первыми входами первого и второго, третьего и четвертого перемножителей соответственно, а выходы первого и третьего перемножителей соединены соответственно с первым и вторым входами первого сум матора, ныходы второго и четвертого перемножителей соединены соответственно с первым и вторым вхсдами второго сумматора, при этом первый выход цифрового синтезатора отсчетов соединен с вторыми входами второго и третьего перемножителей, а второй выход соединен с вторыми входами первого и четвертого перемножителей, третий выход цифрового синтезатора отсчетон является первым выходом анализатора, о т л и ч а и шийся тем, что, с целью увеличения чувствительности анализатора, в него введены третий сумматор, первый и второй мультиплексоры, постоянное запоминающее устройство, первый и второй вычислители модуля, первый и второй сднигоные регистры, схема сравнения, элемент НЕ и счетчик адреса, выход которого соединен с входом постоянного запоминающего устройства, выход которого соединен с первыми

14516

Составитель А. Губанов

Редактор И. Сегляник Техред Л. Олийнык

Корректор Г.Решетник

Заказ 7075/43 Тираж 71 1 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полигр;.4ическое препприятие, r. ужгород, ул. Проектная, 4 входами первого и второго мультиплексоров, вторые входы которых соответственно соединены с выходами первого и второго сумматоров, а выходы первого и второго мультиплексоров соответственно соединены с входа" ми первого и второго накопительных сумматоров, выходы которых соединены соответственно с входами первого и второго вычислителей модуля, первые выходы которых соединены с первым и вторым входами схемы сравнения, 17 6 выход которой соединен с первым входом первого сдв ;гового регистра и через элемент НŠ— с первым входом второго сдвигового регистра, при этом вторые выходы первого и второго вычислителей модуля соединены соответственно с вторыми входами первого и второго сдвиговых регистров, выходы которых соединены с первым и вторым входами третьего сумматора, выход которого является вторым выходом анализатора.