Устройство для редактирования и контроля управляющих программ для станков с числовым программным управлением на экране электронно-лучевой трубки

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве терминала ЭВМ для редактирования и контроля управляющих программ для станков , с числовым программным управлением . Цель изобретения - упрощение и повышение быстродействия устройства - достигается введением блока 9 буферной памяти графических элементов, блока 12 видеопамяти, второго блока 11 сопряжения и соответствующих функциональных связей. Блок 12 видеопамяти позволяет блоку управления вести работы с его памятью как с внутренней памятью блока 1, что сокращает аппаратурные затраты, а также время выполнения операций обмена и модификации информации за счет сокращения числа необходимых для обмена команд процессора блока 1 . стройство позволяет ЭВМ 3 передавать информамакрокоманд, что существенно разгружает ЭВМ, считывать отредактированный файл в ЭВМ, получать копии изображения для документирования при подключении устройства графической печати. Доступ к блоку 12 осуществляется в любой момент времеми, что позволяет бо лее продуктивно осуществлять редактирование графической и символьной информации, а также реализовать возможность вьщелешгя зон мигания. 1 з.п, ф-лы, 3 ил. «5

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (дН 4 С 06 Г 3/153 и iъ » ° e p

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

IlQ ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4095568/24-24 (22) 25.07.87 (46) 15.01.89. Бюл. № 2 (72) А.Л. Березин, В.Н. Бершаков, B.М. Радзиховский и А.И. Харин (53) 68 1.327,11(088.8) (56) Авторское свидетельство СССР № 1149306, кл. G 09 G 1/06, 1985.

Авторс "ое свидетельство СССР № 951290, кл. G 06 F 3/153, 1982. (54) УСТРОЙСТВО ДЛЯ РЕДАКТИРОВАНИЯ

И КОНТРОЛЯ УПРАВЛЯЮЩИХ ПРОГРАММ ДЛЯ

СТАНКОВ С ЧИСЛОВЬ1М ПРОГРАММНЬК УПРАВЛЕНИЕМ НА ЭКРАНЕ ЭЛЕКТРОННО-ЛУЧЕВОЙ

ТРУБКИ (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве терминала ЭВМ для редактирования и контроля управляющих программ для станков. с числовым программным управлением. Цель изобретения — упрощение и повышение быстродействия устройства— достигается введением блока 9 буфер„„SU,„, 3451676 д < ной памяти графических элементов, блока 12 видеопамяти, второго блока

11 "îïðÿæåíèÿ и соответствующих функциональных связей. Блок 12 видеопамяти позволяет блоку управления вести работы с его памятью как с внутренней памятью блока 1, что сокращает аппаратурные затраты, а также время выполнения операций обмена и модификации информации за счет сокращения числа необходимых для обмена команд процессора блока 1. Устройство позволяет ЭВМ 3 передавать информацию макрокоманд, что существенно разгружает ЭВМ, считывать отредактированный файл в ЭВМ, получать копии изображения для документирования при

Ж подключении устройства графической печати. Доступ к блоку 12 осуществляется в любой момент времени, что позволяет более продуктивно осуществлять редактирование графической и символьной информации, а также реализовать возможность выделения зон мигания. 1 з.п. ф-лы, 3 ил, Ю

1451676

Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве терминала 3ВМ для контроля и редактирова5, ния управляющих программ для станков с числовым программным управлением.

Цель изобретения ; упрощение и повышение быстродействия устройства.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 — структурная схема блока видеопамяти; на фиг. 3 — временные ди.аграммы, поясняющие работу блока 15

I видеопамяти.

Устройство содержит блок 1 управления, первый блок 2 сопряжения, подключенный к ЭВМ 3, блок 4 буферной памяти символов, клавиатуру 5, блок 6 2р модуляции, выход которого соединен с модулятором ЭЛТ 7, блок 8 разверток, блок 9 буферной памяти графических элементов, блок 10 памяти программ, второй блок 11 сопряжения (интерфейс 25 клавиатуры) и блок 12 видеопамяти.

Блок 12 видеопамяти образует мультиплексор 13 адреса, оперативная память 14; синхрогенератор 15, регистр

16 адреса, формирователь 17 управляющих импульсов, сдвигающий регистр 18, шинный формирователь 19, регистры 2023, элемент И 24, элемент И-НЕ 25 и .элемент И 26.

Устройство работает следующим об35 разом.

Организацию работы блоков устройства осуществляет блок 1 управления, выполненный на основе микропроцессора. Блок 1:управления выполняет сле- 4 дующие функций: организацию обмена информаций с внешней ЭВМ 3 через блок 2 сопряжения и с клавиатурой 5 через интерфейс 11 клавиатуры; управление блоком 12 видеопамяти. 45

Информация из ЭВМ 3 поступает через блок 2 сопряжения в блок 1 управления, где анализируется тип информации (символьная или графическая), и помещается соответственно в блок 4 или 9 буферной памяти. Инфор50 мация из блока 4 буферной памяти по мере ее поступления в блок преобразуется блоком 1 управления по програм" мам блока 10 памяти программ и передается для отображения в блок 12

55 видеопамяти, что приводит к ее индикации на ЭЛТ 7". Информация из блока 9 буферной памяти в зависимости от режима работы устройства (режим непосредственной отработки и режим отработки по концу графического файла) поступает сразу через блок 1 управления в блок 12 видеопамяти или хранится в блоке 9 буферной памяти до поступления в блок 1 управления соответствующей команды.

Команды поступают в блок 1 управления или иэ ЭВМ 3 через блок 2 сопряжения, или из клавиатуры 5 через интерфейс 11. клавиатуры. После того, как информация принята и отображена на ЭЛТ 7, при необходимости возможно редактирование ее путем изменения содержимого блоков 4 и 9 буферной памяти как с клавиатуры 5 оператором, так и с ЭВМ 3. Отредактированные файлы информации могут передаваться обратно в ЭВМ 3 для их заполнения.

Информация символьного файла при обмене информацией между блоком 1 управления и ЭВМ 3 поступает в кодах

КОИ-7, а графического файла — в макрокодах (линия, дуга, окружность, графический символ, прямоугольник), что позволяет эффективно использовать емкость блоков 4 и 9 буферной памяти и разгрузить ЭВМ 3. По специальным командам (чтение — запись) из блока 12 видеопамяти через блок 1 управления и блок 2 сопряжения информация (изображение) может передаваться в ЭВМ 3 для ее. обработки (документирования) или наоборот.

Блок 12 видеопамяти работает следующим образом. Из блока 1 управления в формирователь 17 поступают канальные сигналы: сигнал синхронизации активного устройства К СИА Н, сигналы ввода-вывода КвводН, КвыводН, сигнал вывода байта КбайтН. Если адрес обращения из блока 1 управления к памяти 14 совпадает с его адресом, то в формирователе 17 из канальных сигналов КвводН, КвыводН формируются внутренние сигналы чтения ЧТ, записи 3С, а иэ канальных сигналов

КвыводН и КбайтН вЂ” внутренние сигналы ЙЕ 1, МЕ 2. И так, при режиме записи в память 14 с третьего выхода формирователя 17 на управляющий вход шинного формирователя 19 поступает сигнал ЧТ, равный логической единице (активный урсвень), разрешающий прохождение канальных данных

КДАОО-КДА15 через шинный формирователь 19 на второй вход регистра 16

1451676

Полный временной цикл обращения памяти 14 выполняется в несколько фаз, например в три. В первых двух фазах всегда происходит операция чтения данных из памяти 14 в третий и четвертый регистры 22 и 23. В третьей фазе возможна лишь запись данных в ячейку памяти 14 из блока управления через шинный формирова55 тель 19 или чтение данных из памяти

14 в первый и второй регистры 20 и

21 и далее через шинный формирователь 19 в каланы блока 1 управления адреса, на первый вход которого поступает с первого выхода формирователя 17 внутренний сигнал СИА В, получающийся иэ канального сигнала

КСИАН. По сигналу СИАВ осуществляется запись, по которому иэ блока 1 управления передаются данные для записи в память 14. С выхода регистра 16 адреса четырнадцатиразрядный 10 адрес Аl-А14 по которому из блока 1 управления передаются данные для записи в память 14, поступает на вход мультиплексора 13 адреса, на другой вход которого поступает четырнадца- 15 тиразрядный индикаторный адрес АИ1АИ14 с первого выхода синхрогенератора 15. Синхрогенератор 15, кроме четырнадцатиразрядного индикаторного адреса АИ1-АИ14, формирует строчный 2О синхроимпульс ССИ и кадровый синхроимпульс КСИ, поступающие на вход блока 8 разверток, сигналы выборки строк RAS и столбцов CAS, поступающие с третьего выхода синхрогенера- 25 тора 15 на третий вход памяти 14, сигнал стробирования буфера СФБ, IIQ ступающий с шестого выхода синхрогенератора 15 на вторые входы первого и второго регистров 20 и 21, сиг- ЗО калы стробирования видеобуфера СВБФ и выбора кристалла ВК, поступающие с седьмого выхода синхрогенератора

15 на вторые входы третьего и четвертого регистров 22 и 23, и сигналы опорной частоты Р и записи параллельного кода ЗПК, поступающие с четвертого выхода синхрогенератора 15 на первый вход выходного сдвигающего регистра 18. С второго выхода синхро- 4О генератора 15 на вход мультиплексора

13 адреса поступают управляющие сигналы, определяющие, какие из входных сигналов мультиплексора 13 адреса поступят на его выход. 45 при условии наличия сигналов чтения

ЧТ и записи ЗС.

При такой организации таймирования автоматически выполняется необходимая генерация накопленной информации во всем объеме динамической памяти.

По адресу, определяемому синхрогенератором 15, поступающему через мультиплексор 13 адреса на первый вход памяти 14 при наличии сигнала логической единицы на втором входе памяти 14, поступающего с второго выхода формирователя 17 (сигналы записй ЙЕ1,ME2), осуществляется чтение данных из памяти 14.

По сигналам стробирования видеобуфера СВБФ происходит запись четырнадцатирязрядного слова в третий и четвертый регистры 22 и 23. Сразу после сигнала СВБФ по сигналу записи параллельного кода ЗПК происходит запись младшего байта (содержимого третьего регистра 22) в выходной сдвигающий регистр 18. Выбор третьего регистра 22 определяется сигналом выбора кристалла ВК, равным логической единице, при этом выходы четвертого регистра 23 находятся в третьем высокоимпедансном состоянии.

Иэ выходного сдвигающего регистра 18 его содержимое считывается синхронно с разверткой ЭЛТ 7 с целью получения устойчивого изображения на экране.

Перед записью в третий и четвертый регистры 22 и 23 информации о следующих .четырнадцати точках изображения сигналом записи параллельного кода ЗПК осуществляется запись старшего байта(содержимого четвертого регистра 23) в выходной сдвигающий регистр 18, при этом сигнал выбора кристалла ВК равен логическому нулю, что приводит к установке выходов третьего регистра 22 в третье. высокоимпедансное состояние. Затем по сигналу стробирования видеобуфера СВБФ в третий и четвертый регистры 22 и 23 записывается информация о новых четырнадцати точках иэображения из памяти 14 во второй фазе полного временного цикла обращения к памяти 14. При этом из сдвигающего регистра 18 синхронно с разверткой

ЭЛТ 7 считываются данные. По сигналам записи параллельного кода ЗПК и выбора кристалла ВК в сдвигающий регистр 18 записывается младший байт, 1451676 считанной информации из памяти 14; который в данный момент времени записан в третьем регистре 22, при этом четвертый регистр 23 находится в третьем высокоимпедансном состоянии. В следующий момент времени согласно фиг. 3 по сигналам записи параллельного кода ЗПК и выбора кристалла ВК, который переходит из логической единицы в логический нуль, -лроисходит запись старшего байта информации (содержимого четвертого регистра 23) в сдвигающий регистр 18, из которого синхронного с разверткой

ЭЛТ 7 считывается старший байт информации, записанной в памяти 14. В дальнейшем циклы работы памяти 14 повторяются и на экране ЭЛТ 7 отображаются следующие 28 точек, которые считываются из памяти 14 по адресам, определяемым синхрогенератором 15.

Старшие биты каждых младшего и старшего байтов памяти 14, которые записываются в третий и четвертый регистры 22 и 23 несут информацию о мигании соответствующих семи точках изображения.

Если данный бит равен сигналу логической единицы, то на выходе второго элемента И 24 присутствует сигнал логического нуля, определяемый сигналами СГИН (строчный гасящий импульс) и КГИН (кадровый гасящий импульс), поступающими с восьмого и девятого выходов синхрогенератора 15, и сигналом F „, который определяет частоту мигания выделенной зоны и снимается с десятого выхдда синхрогенератора 15. Данный сигнал логического нуля запоминается в сдвигающем регистре 18 и осуществляет подсвет и гашение соответствующих семи точек

1 изображения и гашение ЭЛТ 7 во время обратных ходов по строке и кадру при помощи элемента И 24. Если данный бит равен сигналу логического нуля, то на выходе элемента И 24 присутствует сигнал логического нуля, определяемый только сигналами СГИН и

КГИН.

Данный сигнал логического нуля запоминается в сдвигающем регистре

18 и гасит,ЭЛТ 7 во время обратных ходов по строке и кадру.

Таким образом, на ЭЛТ 7 непрерывно отображается графическая информация и отсутствует промежуток в изображении, возникающий во время обмена

55 информацией между блоком 1 управления и памятью 14.

В третьей фазе полного временного цикла обращения памяти 14 возможен обмен информацией между блоком 1 управления v памятью 14 при наличии сигналов запись ЗС и чтения ЧТ.

Рассмотрим работу блока 12 видеопамяти в режиме записи информации в память 14 из блока 1 управления.

По адресу ячейки памяти 14, который через мультиплексор 13 адреса с выхода регистра 16 адреса поступает на первый (адресный) вход памяти 14, с выхода шинного формирователя 19 данные из блока 1 управления поступают на информационный вход памяти 14.

В зависимости от уровня канального сигнала КбайтН на втором выходе формирователя 17 формируются сигналы записи ME1, MEZ, определяющие режим записи: а) все. о шестнадцатиразрядного слова; б) младшего или старшего байта. По сигналам RAS CAS с третьего выхода синхрогенератора 15 в ячейке памяти 14 осуществляется запись информации из блока 1 управ. ления.

При считывании информации из памяти 14 в блок 1 управления по адресу записанному в регистре 16 адреса, из памяти 14 считывается содержимое его ячейки памяти. По сигналу стробирования видеобуфера СБФ (фиг. 3) происходит запись содержимого ячейки памяти 14 в первый и второй регистры 20 и 21,из которых через шинный формирователь 19 по сигналу чтения

ЧТ, равному логическому нулю, с третьего выхода формирователя 17 содержимое данной ячейки памяти 14 поступает в канал блока 1 управления.

Наличие сигналов RAS u GAS в третьей фазе полного временного цикла обращения памяти 14 определяется сигналом с четвертого выхода формирователя 17, зависящим от наличия сигналов чтения ЧТ и записи ЗС. С выхода формирователя 17 в канал блока 1 управления в ответ на сигнал КСИАН вырабатывается сигнал синхронизации пассивного устройства КСИПН.

Блок 12 видеопамяти позволяет блоку 1 управления вести работу с памятью 14 как с внутренней памятью блока 1 управления, что сокращает аппаратурные затраты, а также время выполнения операций обмена и модифи1451676

15 кации информации за счет сокращения числа необходимых для обмена команд процессора блока 1 управления.

Сокращение адресного поля процессора блока 1 управления несущественно в связи с наличием возможности расширения адресного поля современных микропроцессоров до 1 — 4 мбайт.

Обеспечение возможности памяти

14 включать на одну фазу работы с процессором блока 1 управления несколько фаз (например, двух) вывода информации на экран ЭЛТ 7 позволяет увеличить скорость вывода данных из памяти 14 на индикацию без увеличения временного цикла памяти 14.

Увеличение скорости вывода данных из памяти 14 на индикацию позволяет получить большую матрицу изображения (например, 560 400 элементов) без существенного снижения быстродействия блока 1 управления.

Устройство позволяет 3ВМ 3 передавать информацию макрокомандами, что существенно разгружает 313М 3.

Устройство позволяет считывать отредактированный файл в 3ВМ 3, а также при подключении устройства графической печати получать копии изображения для документирования.

Доступ к блоку 12 видеопамяти существляется в любой момент времени, что позволяет более продуктивно осуществлять редактирование графической и символьной информации, а также реализовать возможность выделения зон мигания.

Формула изобретения

1. Устройство для редактирования и контроля управляющих программ для станков с числовым программным управлением на экране электронно-лучевой трубки (ЭЛТ), содержащее блок управления, первый вход-выход которого соединен с первым выходом-вхо ом первого блока сопряжения, второй вход-вьгход которого является входомвыходом устройства, входы-выходы первой группы блока управления соединены с вьгходами-входами блока буферной памяти символов, клавиатуру, блок модуляции, выход которого соединен с модулятором ЗЛТ, отклоняющая система которой подключена к выходу

1, блока разверток, о т л и ч а ю щ ее с я тем, что, с целью упрощения и

55 повышения быстродействия устройства, оно содеры т блок буферной памяти графических элементов, выход-вход которого соединен с входами-выходами первой группы блока управления, биоi памяти программ и блок видеопамя выходы-входы которых соединены входами-выходами второй группы блока управления, второй блок сопряжения, выходы-входы которого соединены соответcTBBHHQ с входом-выходом клавиатуры и вторым входом-выходом блока управления, первый и второй выходы г блока видеопамяти подключены соответственно к входам блока модуляции и блока разверток.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок видеопамяти содержит шинный формирователь, выходы которого соединены с информационными входами регистра адреса и оперативной памяти, адресные входы которой соединены с выходами мультиплексора адреса, информационные входы первой группы и управляющий вход которого соединены соответственно с выходами группы и первым выходом синхрогенератора, а информационные входы второй группы — с выходами регистра адреса, управляющий вход которого подключен к первому выходу формирователя управляющих импульсов, выходы формирователя управляющих импульсов, выходы-входы которого являются выходами-входами блока, второй выход формирователя управляющих им пульсов подключен к синхровходу оперативной памяти, управляющий вход которой соединен с вторым выходом синхрогенератора, третий выход которого подключен к входу управления сдвигом сдвигающего регистра, первый и последний выходы которого соединены с входами первого элемента И, выход которого является первым выходом блока, первые входы-выходы шинного формирователя подключены к выходамвходам блока, а вторые входы-выходы— к выходам-входам первого и второго регистров данных, информационные вхо" ды которых и третьего и четвертого регистров данных подключены к выходам оперативной памяти, управляющие входы первого и второго регистров данных соединены с четвертым выходом синхрогенератора, пятый выход которого соединен с управляющими входами

1451676

1О

gu fAtrtnmg напк ькР

Составитель И. Загинайко

Редактор A. Огар Техред А.Кравчук Корректор Н.КоРоль

Заказ 7080/46 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и откры-.иям,при ГKНT СССР

11 10:35, Иосква, И-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. 11роектная, 4 третьего и четвертого регистров данных,,выходы групп которых подключены к информационным входам сдвигающего регистра, управляющий вход которого соединен с выходом второго элемента И, шестой выход синхрогенератора является вторым выходом блока, седьмой и восьмой выходы синхрогенератора подключены к первому и второму входам второго элемента И, третий вход которого подключен к выходу элемента И-НЕ, первый вход которого соединен с девятым выходом синхрогенератора, а второй вход — с выходами третьего и четвертого регистров данных, управляющий вход шинного формирователя соединен с третьим выходом формирователя управляющих импульсов,,четвертый выход которого соединен с входом синхрогенератора.