Устройство для программирования блоков постоянной памяти
Изобретение относится к вычислительной технике, а .именно к запоминающим устройствам, и может быть использовано для программирования блоков постоянной памяти. Цель изобретения - увеличение количества выхода годных блоков постоянной памяти достигается введением регистра адреса неисправных ячеек памяти, коммутатора, адреса и второго блока сравнения и , их связей с известными блоками. Если в проверяемом блоке 5 постоянной памяти отсутствует ошибка, то после перебора всех адресов.в регистре адреса на вход элемента И-ИЛИ 38 поступает единичный сигнал с его выхода. После этого с выхода 15 блока управления регистр приводится в состояние логического нуля, содержание счетчи ка 34 увеличивается на 1 и сигналом с выхода дешифратора. 35 через злемент И 42 устройство возвращает- . ся в исходное состо.яние, а на выходе устройства появляется сигнал Конец работы. При считывании из блока посо (В
СОЮЗ СОНЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4 G 11 С 17/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТНЕННЫЙ КОМИТЕТ
IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4283447/24-24 (22) 10.06.87 (46) 23.01.89. Ьюл. N 3
{72) О.А. Терзян и Т.С. Торосян (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР
У 951399, кл. G 11 С 17/00, 1982.
Авторское свидетельство СССР
У 955205, кл. G 11 С 17/00, 1982. (54) УСТРОЙСТВО ДЛЯ ПРОГРАММИРОВАНИЯ БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике, а именно к зало минающии устройствам, и может быть использовано для программирования
6JIoKoB nocToBHHoH naMRTH Цель изоб ретения — увеличение количества выхода годных блоков постоянной памяти "с
„„SU„„1453447 А1 достигается введением регистра адреса неисправных ячеек памяти, коммутатора адреса и второго блока сравнения и . их связей с известными блоками. Если в проверяемом блоке 5 постоянной памяти отсутствует ошибка, то после перебора всех адресов.в регистре адреса на вход элемента И-ИЛИ 38 поступает единичный сигнал с его выхода.
После этого с выхода 15 блока управления регистр приводится н состояние логического нуля, содержание счетчика 34 увеличивается на "1" и сигналом с выхода дешифратора 35 через элемент И 42 устройство возвращается в исходное состояние, а на выходе устройства появляется сигнал "Конец работы". При считывании из блока посМ
1453447
35 тоянной памяти логической единицы с выхода блока сравнения вьдается сигнал ошибки, который поступает на триггер 29, в результате чего блокируется поступление импульсов с генератора 26. Одновременно сигнал с выхода триггера 29 разрешает принимать регистру адреса неисправных ячеек памяти с выхода регистра, по коду которого из блока считывается единич1 ! Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано для программирования бло-, ков постоянной памяти. 5
Цель изобретения — увеличение количества выхода годных блоков посто-. янной памяти.
Ha r. 1 изображена функциональная схема предлагаемого устройства; 10 на фиг. 2 - функциональная схема блока управления..
Устройство (фиг. 1) содержит основной регистр 1 адреса, регистр 2 адреса неисправных ячеек памяти, коммутатор 3 адреса, блок 4 токовых ключей, блок 5 постоянной памяти, блоки 6 и 7 сравнения, блок 8 управления, выходы 9-11 устройства, инфор мационный вход 12 устройства, вход
13 и 14 сброса и запуска устройства, выходы 15-20 блока 8 управления и входы 21-25 блока 8 управления.
Блок 8 управления содержит генератор 26 импульсов, элемент И-!ШИ-НЕ
27, элемент И 28, триггеры 29 и 30, элементы ИЛИ-НЕ 31 и 32, элемент И
33, счетчик 34, дешифратор 35, триггер 36, элемент И-НЕ 37, элемент
И-.ИЛИ 38, элемент ИЛИ 39, элемент 30
И 40, триггер 41, элемент И 42, элемент ИЛИ 43, элемент ИЛИ-НЕ 44, элемент И 45, счетчик 46, элемент ИЛИ-НЕ
47, триггер 48, элементы ИЛИ 49 и
50, счетчик 5 1, элемент И 52, элемент НЕ 53, входы 54-56 элемента 38.
Устройство работает следующим образом.
Перед началом работы сигналом.
"Сброс" по входу 13 устройство при- . 40 ный сигнал, разрешающий работу триггера 30. Сигнал, формируемый блоком, разрешает работу генератора 26, импульсы с выхода которого поступают на вход триггера 30. Если на тригге" ре 30 фиксируется логическая едини" ца (обнаружена ошибка еще в одной строке накопителя блока), то происхо» дит сброс устройства в исходное состояние. 2 ил.
2 водится в исходное состояние . После этого сигналом "Пуск" по входу 14 триггер 36 устанавливается в состоя-, ние логической "1" и запускается генератор 26 импульсов. Синхроимпульсы через элемент И-ИЛИ-НЕ 27 по выходу 15 блока 8 поступают на регистр.
1 адреса и производится перебор кодов адреса блока 5. Первый выход дешифратора 35, соответствукиций режиму первого функционального контроля блока 5, разрешает поступление через элемент И 28 на триггер 29 стробирующего импульса, а .через элемент
KIN-HE 32 по выходу 17 блока 8 на вход блока 7 сравнения выдает эталонный потенциал логического ".0" (рсли для блока 5 эталонным .будет потенциал логической "1", элемент ИЛИ-НЕ 32 нужно за» менить элементом ИЛИ) . Если в блоке
5 отсутствует ошибка (по всем адресам, выдаваемым регистром 1 адреса через коммутатор З,из блока 5 считывается потенциал логического "0"), то после перебора всех адресов.на вход элемента И-ИЛИ 38 поступает единичный сигнал с выхода регистра 1 адреса. После этого с выхода 15 блока .8 регистр 1 адреса приводится в состояние логического "0", содержимое счетчика 34 увеличивается на 1, выбирается второй вьиод дешифратора
35, сигнал с которого через элемент И
42 приводит в исходное состояние устройство, и на выходе 10 выдается сигнал "Конец работы".
Если же из блока 5 по какому-то адресу считывается логическая "1", 1453447 то через блок 7 сравнения по входу
21 блока 8 на триггер 29 выдается сигнал ошибки (логическая "1") и после поступления очередного стробирующего сигнала триггер 29 устанавливавается в единичное состояние. Блокируется дальнейшее поступление стробирукицих импульсов через элемент И 28.
Одновременно по сигналу с выхода триггера 29 на регистр 2 адреса принимается код регистра 1, по котораму из блока 5 считана логическая "1" и разрешается работа триггера 30 по
С-входу. Продолжается дальнейшая проверка блока 5, результат которой принимается на триггер 30. Сигнал, формируемый на выходе блока 6 сравнения, разрешает передачу стробирующих сигналов на вход триггера 30 только тогда, когда код адреса строки проверяемой ячейки памяти блока 5 не совпадает с содержимым регистра
:2 адреса неисправной строки (игнорируется ошибка этой строки,. так как она должна быть заменена). Если на триггере 30 фиксируется логическая
"1" (обнаружена ошибка еще в одной строке блока 5), то происходит сброс устройства.в исходное. состояние через элементы ИЛИ 43, ИЛИ-НЕ 44, триггер
36, и на выходе 10 выдается сигнал
"Конец работы".
Если на триггере 30 до конца проверки блока 5 не фиксируется ошибка, то сигналом с вькода регистра 1 по .входу 25 блока 8 через элемент И-ИЛИ 38 содержимое .счетчика 34 увеличивается на единицу и устройство переходит на второй режим работы "Программирование неисправной строки" для исключения ее из накопителя блока 5.
В этом режиме через коммутатор 3 на блок 5 по разрядам, определяю щим код адреса его строки, передает.ся содержимое регистра 2, а по раз-; рядам, определяющим код адреса столб.ца — соответствующие разряды регист ра 1. Производится перебор кодов ад ресов всех ячеек (столбцов) данной строки и их программирование происходит следующим образом.
Через элемент ИЛИ-НЕ 31 открывается второй канал элемента И-ИЛИ-НЕ
27 и разрешается поступление синхроимпульсов через элемент И 45 на С-:
3 вход счетчика 46 формирования импульсов программирования. Сигналом с первого выхода счетчика 46 производится установка в единичное состояние триггера 48 импульса программирования, сигналом с второго выхода — его
5 перевод в нулевое состояние, чем обеспечивается соответствующая дли . тельность импульса программирования.
Сигналом с третьего выхода счетчик
46 приводится в состояние логического "0" и увеличивается на единицу содержимое. счетчика 51 циклов программирования. Аналогичным образом формируется второй импульс программирования и т.д. После формирования необходимого для программирования ячеек одного адреса блока 5 количества импульсов, счетчик 51 формирует сигнал переполнения, который через элемент ИЛИ 50 приводит его в нулевое состояние и, через элемент 27 по выходу 15 блока 8 увеличивает со, держнмое регистра 1 адреса на едини" цу, и весь цикл программирования повторяется для следующего адреса бло-, 26 ка 5. Импульсы программирования с вы" хода триггера 48 по выходу 18 блока
8 поступают на блок 4 токовыс ключей и после усиления в нем - блок 5.
После программирования всех ячеgp ек с выхода регистра 1 по входу 25 . блока 5 через элемент И-ИЛИ 38 увеличивается содержимое счетчика 34 на единицу и устройство переходит в ре» жим замены резервной строки, что со»
35 ответствует третьему висоду дешифратора 35.
В этом режиме производится отключение .(например, пережиганием соответствующих перемычек) связи ре4О зервной строки со всеми строками, кроме бракованной. Производится пе" ребор кодов адресов всех строк и их программирование аналогично режиму
"Программирование бракованной стра
ll
Когда в регистре 1 устанавливается код адреса неисправной бракованной строки, блок 6 сравнения вь|цает сигнал равенства и блокируется фор5О мирование импульса программирован я на триггере 48 ° После перебора кодов адресов всех строк на регистр 1 с его выхода через элемент И-ИЛИ 38 содержимое счетчика 34 увеличивает55 ся на единицу и через элемент ИЛИ 39 регистр 1 приводится в нулевое состояние, и устройство переходит в режим "Второй функциональный контроль" для проверки содержимого блока 5 с
145344
5 включенной резервной строкой. Режим аналогичен режиму "Первый функциональный контроль". При обнаружении ошибки которая фиксируется на триг1
5 гере 41, через элемент ИЛИ 43 и ИПИНЕ 44 устройство приводится в исходное состояние, и на выходе 10 выдается сигнал "Конец работы".
При отсутствии ошибки после пере- 1О ора всех адресов блока 5 сигналом выхода регистра 1 через элементы
-ИЛИ 38, ИЛИ 43, ИЛИ-НЕ 44 устройтво приводится в исходное состоя" ие, и по шине 10 выдается сигнал Конец работы".
Таким образом, устройстВо позвояет испольэовать резервные строки„ закладываемые при изготовлении блоков остоянной памяти для повьппения про" ента выхода годных блоков путем за " ены неисправных строк основного накопителя. !
Формула изобретения 26
Устройство для программирования локов постоянной памяти, содержащее регистр адреса, информационный вход которого соединен с первым выходом 0 блока управления, первый блок сравнения, первый вход которого является
Первым выходом устройства и соединен выходом блока токовых ключей, вы" од первого блока сравнения соединен с входом признака ошибки блока управ 1ения, входы сброса и запуска котороro являются соответственно входами сброса и запуска устройства, второй выход блока управления является вторым выходом устройства, о т л и— ч а ю щ е е с я тем, что, с целью увеличения количества выхода годных блоков постоянной памяти, в него введены регистр адреса неисправных яче» ек памяти, второй блок сравнения и коммутатор адреса, вьиод которого является третьим выходом устройства, второй вход первого блока сравнения соединен с третьим выходом блока управления, четвертый выход которого соединен с входом блока токовых клю-. чей, информационные входы коммутатора соединены с выходами регистра адреса и регистра адреса неисправных ячеек памяти, управляющий вход коммутатора соединен с пятым выходом блока управления,. вход сигнала разрешения замены бракованной строки ячеек памяти которого соединен с выходом второго блока сравнения, входы второго блока. сравнения соединены с выходами регистра адреса и регистра адреса неисправных ячеек памяти, шестой выход блока управления соединен с управляющим входом регистра адреса неисправных ячеек памяти, вход сигнала -разрешения программирования бракованной строки ячеек памяти блока управления соединен с выходом регистра адреса и с информационным входом регистра.адреса неисправных ячеек памяти.
1453447
Составитель А. Воронин
Техред М,Дидык
Редактор С. Патрушева
Корректор А. Ворович
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
Заказ 7290/48 Тираж 55& Подпис ное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35 ° Раушская наб., д. 4/5
