Формирователь импульсов

 

Изобретение относится к импульсной технике и может быть использовано в различных радиотехнических устройствах, в частнсгсти для создания формирователей импульсов с произвольным законом изменения форм выходного сигнала. Изобретение позволяет значительно упростить генерат тор за счет изменения принципа работы логического устройства. Генератор содержит два D-триггера 1 и 2, элемент ИЛИ-НЕ 3, элемент НЕ 4, реверсивный счетчик 5, постоянный запоминающий блок 6, цифроаналоговый преобразователь 8, дешифратор 7, входную шину 9. При появлении на входе устройства фронта или среза запускающего сигнала на его выходе формируется соответственно фронт или срез такой формы, закон изменения которой хранится в блоке 6. 2 ил. СЛ

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 К 4/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCMOMY СВИД=ТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4115756/24-21. (22) 03.09.86 (46) 30.01.89. Бюл, 11 4 (72) В.И. Ярыч, Л.В. Брылев и И.У. Гинзбург (53) 621.374 (088.8) (56) Патент CI3A У 4390844, кл. И 03 К 4/90, 1983.

Ограничитель спектра цифровой последовательности. — В кн.:

Электронная техника, сер. 3. Микроэлектроника, 1985, вып. 4 (116), с. 29-34. (54) ФОРК1РОВАТЕЛЬ ИМПУЛЬСОВ (57) Изобретение относится к импульсной. технике и может быть использовано в различных радиотехнических

ÄÄSUÄÄ 1455385 А 1 устройствах, в частности для создания формирователей импульсов с произвольным законом изменения форм выходного сигнала. Изобретение позволяет значительно упростить генера-. тор эа счет изменения принципа работы логического устройства. Генератор содержит два D-триггера 1 и 2, элемент ИЛИ-НЕ 3, элемент НЕ 4, реверсивный счетчик 5, постоянный запоминающий блок 6, цифроаналоговый преобразователь 8, дешифратор 7, входную шину 9. При появлении на входе устройства фронта или среза запускающего сигнала на его выходе формируется соответственно фронт или О срез такой формы, закон изменения которой хранится в блоке 6. 2 ил.

1455385

Изобретение относится к импульсной технике и может быть использовано в различных радиотехнических устройствах для формирования импульсов с произвольным законом изменения фронтов.

Цель изобретения — повьппение бы: стродействия устройства при одновременном повьппении надежности за счет уменьшения числа элементов.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — времен .ные диаграммы, поясняющие работу уст- ройства. 15

Устройство содержит первый и второй триггеры 1, 2, элемент ИЛИ-НЕ

3, элемент HE 4, реверсивный счетчик

5 импульсов, постоянный запоминающий блок 6, дешифратор 7, цифроаналоговый20 преобразователь 8, входную шину 9, выходную шину 10, шину 11 тактовых импульсов.

Входная шина 9 соединена со счет ным входом первого триггера 1, через 25 элемент HE 4 — со счетным входом второго триггера 2 и с входом управления реверсом реверсивного счетчика

5, выходы которого поразрядно соединены с входами дешифратора 7 и посто-30 янно запоминакнцего блока 6, выходы которого соединены поразрядно с входами цифроаналогового преобразователя

8, выход которого соединен с выходной шиной 10. Первый и второй выходы дешифратора 7 соединены с R-входами первого и второго триггеров 1, 2, выходы которых соединены с входами элемента ИЛИ-НЕ 3, выход которого сое-, динея с входом переноса реверсивного » счетчика 5, тактовый вход которого соединен с шиной 11.

В исходном состоянии триггеры 1 и 2 находятся в нулевом состоянии, на входе запрета реверсивного счетчи-45 ка 5 присутствует высокий потенциал запрещающий его работу, на всех выходах реверсивного счетчика 5 — низкий потенциал, на входе цифроаналогового преобразователя 8 — нулевая комбинация, соответствующая комбинации на выходе постоянного запоминающего блока 6 при считывании информации из нулевого адреса. Дешифратор

7 имеет два выхода, на первом из которых выходной сигнал появляется при переходе всех разрядов реверсивного счетчика 5 в нулевое состояние. В исходном состоянии на первом выходе . дешифратора 7 присутствует высокий потенциал, запрещающий работу триггера 2 ° На втором выходе дешифратора

7 выходной сигнал появляется при переходе всех разрядов реверсивного счетчика 5 в единичное состояние. В исходном состоянии на втором выходе дешифратора 7 присутствует низкий потенциал„ разрешающий работу триггера 1. На тактовый вход реверсивного .счетчика 5 поступают тактовые импульсы с шины 11. В постоянном запоминающем блоке 6 хранится закон изменения выходного сигнала.

Устройство работает следующим образом

В зависимости от требуемого режима работы к нему на вход поступает либо одиночный импульс прямоугольной формы, либо пачка таких импульсов, либо периодическая последовательность таких импульсоЮ (фиг. 2б). Фронт выходного импульса вызывает переключение триггера 1 в единичное состояние (фиг. 2в). На выходе элемента

ИЛИ-НЕ 3 появляется низкий потенциал, разрешающий работу реверсивного счетчика 5 в режиме счета. Поскольку на входной шине 9 присутствует высокий потенциал, то реверсивный счетчик 5 начинает работать в режиме прямого счета, изменяя код состоянйя -на своих выходах с при. ходом каждого тактового импульса (фиг . 2а, д) . При этом на выходе постоянного запоминающего блока 6 последовательно во времени появляются коды, соответствующие записанным в ячейки памяти дискретным значениям кода выходного сигнала, который, в свою очередь, преобразуется цифроаналоговым преобразователем 8 в выходной сигнал аналоговой формы с за— даняым законом изменения (фиг. 2п).

На обоих выходах дешифратора 7 — низкий потенциал, разрешающий работу обоих триггеров 1 и 2. При достижении

peBepCHBHbM eT HK0M 5 сОСТОНННН> в котором все его разряды устанавлива- ются в единицу, на выходе дешифратора 7, oe HHeHHo R-входом триггера 5, появляется высокий потенциал (фиг. 2е), переключающий триггер 1 в нулевое состояние (фиг. 2е) . На выходе элемента ИЛИ-НЕ 3 появляется высокий потенциал, запрещающий рабо" ту реверсивного счетчика 5. В этот момент начинает формироваться верши5 l0

25

3 145 на выходного сигнала (фиг. 2и) . Спад входного сигнала положительным перепадом на выходе элемента HE 4 вызывает переключение триггера 2 в единичное состояние (фиг. 2г), что приводит к появлению на выходе элемента ИЛИ-HE 3 низкого потенциала, разрешающего работу реверсивного счетчика 5. Поскольку на входной шине 9 теперь присутствует низкий потенциал, то реверсивный счетчик 5 начинает работать в режиме обратного счета, последовательно, в обратном порядке изменяя код состояния на своих вьмодах с приходом каждого тактового импульса. На выходе устройства формируется спад выходного сигнала в соответствии с законом изменения,хранящимся в постоянном запоминающем блоке 6 (фиг. 2п), При достижении реверсивным счетчиком 5 состояния, в котором все его разряды устанавливаются в ноль, на выходе деши фратора 7, соединенном с R-входом триггера 2, появляется высокий потенциал (фиг. 2ж), переключающий триггер 2 в нулевое состояние. На выходе элемента ИЛИ-HE 3 появляется высокий потенциал, запрещающий работу реверсивного счетчика 5. Формирование выходного сигнала закончено, на выходной шине 10 снова присутствует низкий потенциал. С приходом на входную шину 9 следующего запускающего сигнала цикл формирования вьгходного сигнала повторяется.

Таким образом, при появлении на входе устройства фронта или среза запускающего сигнала на его выходе формируются соответственно фронт или срез такой формы, закон изменения которой хранится в постоянном запоминающем блоке 6.

В данном устройстве достигнуто более высокое быстродействие по сравнению с устройством-прототипом. В устройстве-прототипе осуществляется временная задержка входной последовательности, что вызывает задержку появления сигнала на выходе устройства, т.е. снижает быстродействие. В данном

4 же устройстве подобная временная задержка исключена, так как появление входного сигнала переключает триггер в единичное состояние, разрешающее прохождение на счетный вход реверсивного счетчика тактовых импульсов, а это, в свою очередь, вызывает изменение двоичной комбинации на выходах реверсивного счетчика и появление сигнала на выходе устройства.

Выходной сигнал формирователя импульсов появляется сразу же после прихода входного сигнала с точностью до.. задержки фронта тактового сигнала от. носительно фронта входного сигнала, которая существенно меньше задержки в устройстве-прототипе.

Кроме того, данное устройство содержит меньше элементов, чем устройство-прототип, следовательно, оно надежнее °

Формула изобретения

Формирователь импульсов, содержащий первый и второи триггеры, элемент

ИЛИ-HE выход которого соединен с входом переноса реверсивного счетчика импульсов, тактовый вход которого соединен с шиной тактовых импульсов, а выходы через постоянный запоминающий блок соединены с соответствующими входами: цифроаналогового преобразо" вателя, вьмод которого соединен с вьгходной шиной, о т л и ч а ю щ и й— с я тем, что, с целью повышения быстродействия при одновременном повышении надежности устройства, в него введены дешифратор, элемент HE причем выходы первого и второго триггеров соединены с соответствующими входами элемента ИЛИ-НЕ, вход управления реверсом реверсивного счетчика импульсов соединен с входом элемента

НЕ, со счетным входом первого триггера и с входной шиной, выход элемента НЕ соединен со счетным входом второго триггера, R-входы первого и второго триггеров соединены с соответствующими выходами дешифратора, входы которого соединены поразрядно с выходами реверсивного счетчика импульсов.

1455385

Составитель А. Смирнов

Техред M.Õoäàíè÷ Корректор Л. Пилипенко

Редактор М. Циткина

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Заказ 7459/57 Тираж 879 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5