Устройство для вычисления обратного гиперболического тангенса

 

Изобретение относится к области вычислительной техники. Целью изобретения является расширение класса решаемых задач за счет обеспечения вычисления обратного гиперболического. - тангенса комплексного переменного, В устройство, содержащее три регистра , три сумматора-вычитателя, два сдвигателя, первый блок памяти и реализующее алгоритм Волдера при вычислении обратного Г1п;ерболичвского тангенса действительного переменного, дополнительно введены четвертьш, пятый , шестой регистры, сумматоры-вычитатели с четвертого по девятый, сумматор , второй блок памяти, 1 ил. )

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) (5й 4 G 06 Р 7 548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

Il0 изОБРетениям и ОТНРытиям

ПРИ ГКНТ СССР

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ (21) 4267153/24-24 (22) 23, 06,87 (46) 07,02,89, Бюл, ¹ 5 (71) Кировский политехнический институт (72) А,Н,Чуватин (53) 681,325(088 ° 8) (56) Байков В,Д,, Смолов В,Б, Специализированные,процессоры: Итерационные алгоритмы и структуры, — М,: Ра дно и связь, 1985, Рабинович З,Л,, Раманаускас В .А, Типовые операции в вычислительных машийах, — Киев: Техника, 1980, рис ° 51 ° (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОБРАТНОГО ГИПЕРБОЛИЧЕСКОГО ТАНГЕНСА

Изобретение относится к вычислительной технике и может быть использовано при построении специализиро" ванных вычислителей, В изобретении приводится техническое решение задачи вычисления функции

Arthur(комплексного переменного z х + jy, а именно Arthz 0125» (1п (((1 + х) + у ) / ((1 — х) + у )j+ ф j 0 5 arctic (2у/(1 — х — у )), Белью изобретения является расширение класса решаемых задач за счет обеспечения вычисления обратного гиперболического тангенса комплесного переменного, На чертеже представлена блок-схема устройства, Устройство для вычисления обрат" ного гиперболического тангенса содер(57} Изобретение относится к области вычислительной техники, Белью изобретения являе тся расширение клас с а р ешаемых задач за счет обеспечения вычисления обратного гиперболического тангенса комплексного переменного, В устройство, содержащее три регистра, три сумматора-вычитателя, два сдвигателя, первый блок памяти и реализующее алгоритм Волдера при вычислении обратного ги-.;ерболического тангенса действительного переменного, дополнительно введены четвертый, пятый, шестой регистры, сумматоры-вычитатели с четвертого по девятый, сумматор, второй блок памяти, 1 ил, жит шесть регистров 1-6, девять сумматоров-вычитателей 7-15, сумматор 16, два сдвигателя 17 и 18, два блока 19 и 20 памяти, вход 21 тактовых импульсов и вход 22 номера итерации, Для описания изобретения вв едены следующие обозначения: А л и В „— соответственно действительная (абсцисса вектора A+jB) и мнимая (ордината вектора А+1В) части комплексного перелменного (1-z) — (1+z) Г) (1+Є2 +

«» j Е„. 2™) на л-м шаге алгоритма; С„ и D соответственно действительная (абсцисса вектора C+jD) и мнимая (ордината вектора C+jD) части компллексного переменного (I+z) П (1+

35

Устройство реализует следующий ал40 горитм вычисления функции АгйЬг комплексного переменного z -= -x + jy, Начальные условия

= -2х, (1) .

В, = -2у; (2)

С, = 1+х; (3)

11 д уе (4)

Т, 0 (5)

Н О. (6)

Итерации

P„ = знак (A„); (7)

E„ = знак (Вл) 8)

А„„= А„- Єф2 +E„„É; (9)

Н„, = Н„- Е„0,5 агс g(2 /(1+ (14) 45

55 з 14569 м, и

+P„ j Е„2 ) на л-м шаге алгоритма; н 1,2...,,л-1; (н+1)/2 для нечетных н; н/2 для четных н;

Т и Н вЂ” соответственно действитель-. л л ная (абсцисса вектора T+jH) и мнимая (ордината вектора T+jH) части л- комплексного переменного —,> 0,5 " м М м 1п(1+Р„2 +jEh 2 ) на л-м шаге алгоI ритма; P„à — 1, + 1), Е„Е (-1, +1 j операторы направления изменения соотвественно действительной части (абс15 циссы вектора A+jB) и мнимой части (ординаты вектора A+jв) комплексного л-f м переменного (1-z)- (1+z) П (1+Р 1 2 + м и

+jE ° 2 ) на л-м шаге алгоритма; лм

20 сквозной номер шага от начала вычислений; к — номер выполняемой итерации; (л+1)/2 для нечетных л; к л/2 для четных л;

n — количество .разрядов в дробной части числа, количество выполняемых итераций с двойными шагами; (n+3) разрядность устройства, включая два разряда в целой части числа и знаковый, 30

Область значения. аргумента

Ой!х!« 1/2, О y! < 1/2.

Область значения функции

0,251г Э 0,251n (((.1+х) + у )/ ! ((1-х) + у ))< Q, 25 1п 9;

2 и

О 10,5 arctg (2у/(1- х- у )(0,785. о

52 где (л+1)/2 для нечетных л; (15)

{ к л/2 для четных л; (16) л = 1,2,...,2п

Результаты (17)

В „„ = 0; (18)

С2„„= 1-хф (19) (20)

Т „„O i 25 1 ã. (((l + х) + у ) /

/((I - Р + y ))

Н „„= 0,5 arctg (2y/(1 — х— (22)

Т „, и Н „+, являются соответственно действительной и мнимой частями функции комплексного переменного

Arthz 0,251п (((1 + х) + у ) /((I — х) +

+ у )) + j 0,5 arctg(2y/(I — х - у )), В исходном положении в первом регистре 1 — ноль вь ражение (6); во втором регистре 2 — действительная часть 1+х комплексной величины (I+z), выражение (3); в третьем регистре 3 — мнимая часть +у комплексной величины (1+z), выражение (4); в четвертом регистре 4 - действительная-часть -2х комплексной величины (1-z)-(1+z), выражение (1); в пятом регистре 5 — мнимая часть -2у комплесной величины (1-z) †(1+z)» выражение (2); в шестом регистре 6 — ноль, выражение (5), Устройство работает циклически, На л-м шаге на вход 21 устройства подается синхросигнал, а на вход 22 номер к выполняемой итерации. При этом двум синхросигналам соответствует одно значение номера выполняемой итерации, т,е, используются двойные шаги итерации в соответствии с выражениями (15) и (16), Под воздействием каждого синхросигнала реализуется один шаг алгоритма в соответствии с выражениями (7)— (14) .

Значение оператора P снимается с

Л выхода знакового разряда четвертого регистра 4, выражение (7), Сигнал Р поступает на второй адресный вход первого блока 19 памяти для обеспечения выбора соответствуюшей константы

О, 5 агс г.8 (2 " / (1 + 2 " ) или О, 5

xarctg (2 "/(1-2 ), на второй адресный вход второго блока 20 памяти для обеспечения выбора соответствующей константы — 0,251г (1+ 2 "+ 2 + ).

952

5 1456 или — 0,251n (! — 2 "" + 2 " ) навхсды задания режима соответственно четвертого 10, пятого ll восьмого 14 и девятого 1 5 сумматоров-вычитателей для задания режимов работы (сложения или вычитания), Значение оператора Р„ снимается с выхода знакового разряда цятого регистра 5» выражение (8), Сигнал E 10 поступает на входы задания режима первого 7, второго 8, третьего 9, шестого 12 и седьмого 13 сумматоров-вычитателей для задания режимов работы (сложения или вычитания), 15

В соответствии с номером к итерации в первом 17 и втором 18 сдвигателях выполняется сдвиг предыдуших значений соответственно действительной

С„ и мнимой Р„ частей комплексного переменного (, + jD) на к разрядов вправо, т,е, на выходах первого 17 и второго 18 сдвигателей формируются

-к -К величины соответственно С„ 2 и D„2

Предыдущее значение действительной

25 части С„комплексного переменного (С+ jD), его приращения С„2, D„2 поступают соответственно с второго регистра 2, первого 17 и второго 18 сдвигателей в цепь» состоящую из чет- вертого 10 и второго 8 сумматоров-вычитателей, в результате во втором. сумматоре-вычитателе 8 формируется новое значение действительной части

С„, комплексного переменного (С+ jD) 35 которое фиксируется во втором регистре 2, выражение (11), Предыдущее значение мнимой части

D комплексного переменного (С + l D)» его приращения Dh 2 ° С„- 2 поступа- 4О ют соответственно с третьего регистра З,второго 18 и первого !7 сдвигателей в цепь, состоящую из пятого 11 и третьего 9 сумматоров-вычитателей, в результате в третьем Сумматоре-вы- 45 читателе 9 Формируется новое значение мнимой части Р„, комплексного переменного (С + jD) которое фиксируется в третьем регистре 3» выраже- . ние (12), 50

Предыдущее значение действительной части А„комплексного переменного (A + jB), его приращения С„ 2 »

D 2 "поступают соответственно с четвертого регистра 4, первого 17 и второго 18 сдвигателей в цепь, состоя.«ую из восьмого 14 и шестого 12 сумматоров-вычитателей» в результате в шестом сумматоре-вычитателе 12 ôîðмируется новое значение действительной части А »„ комплексного переменного (А + В), которое фиксируется в четвертом регистре 4» выражение (9), Предыдущее значение мнимой части

В комплексного переменного (А + jB), » к -к его приращения D 2, С„-2 поступают соответственно с пятого регистра 5, второго 18 и первого 17 сдвигателей в цепь, состоящую из девятого 15 и седьмого 13 сумматоров-вычитателей,в результате:.в седьмом сумматоре-вычитатрле 13 формируется новое значение мнимой части Bz+< комплексного переменного (А + jB), которое фиксируется в пятом регистре 5 ° выражение (10), В соответствии с номером к итерации и значением оператора Р„с первого блока 19 памяти считывается константа 0,5erctg (2 /(l.+ Р„2 ), а с второго блока 20 памяти считывается константа -0,25 1п (1 + Р„2 + 2 " ), Предыдущее значение мнимой части

Н комплексного переменного (Т + jH)

»

-к и его приращения 0,5erctg (2 /(l +

+ Р„2 ") поступают соответственно с первого регистра 1 и первого блока 19 памяти в первый сумматор-вычитатель 7, в результате в нем формируется новое значение мнимой части H„+, комплексного переменного (Т+ jH), которое фиксируется в первом регистре 1, выражение (!4), Предыдущее значение действительной части Т„ комплексного переменного (Т + j H) и его приращения -0» 25 ln (l +

-кй -K +<

+ Р 2 + 2 ) поступают соответственно с шестого регистра 6 и второго блока 20 памяти в сумматор 16, в результате в нем формируется новое значение действительной части Т„,комплексного переменного .(Т. +1К), которое фиксируется в шестом регистре 6, выражение (13), Все итерационные шаги выполняются в устройстве аналогично рассмотренному, После выполнения и итераций с двойными шагами в регистрах зафикси" рованы следующие результаты: в первом регистре 1 - Н „, = 0,5 <

» are tg (2-у/ (1-х -у ) „выражение (22);, во втором регистре 2 — C „„= 1 — х, выражение (19); в третьем регистре 3Р, -у, выражение (20); в четвертом регистре 4 — AQ. О, выраже1456952 ние (17); в пятом регистре 5 — В „, 0 выражение (18) в шестом регист" и 2 ре 6 T «,= Oе,251п (1+х) + у )/

/ (1 - х) + у ), выражение (21), Формула изобретения

Устройство для вычисления обратного гиперболического тангенса, со- 10 держащее три регистра, три.сумматоравычитателя, два сдвигателя, первый блок памяти, прИчем выходы первого регистра и первого блока памяти соединены с входами соответственно первого и второго слагаемых первого сумматора-вычитателя, выходы первого, второго, третьего сумматоров-вычита-. телей соединены с информационными входами соответственно первого, второго, третьего регистров, выходы второго и третьего регистров соединены с информационными входами соответст- ."," венно...: первого и второго сдвигателей, выходы которых соединены с входами >5 второго слагаемого соответственно третьего и второго сумматоров-вычитателей, вход тактовых импульсов устрой- ства соединен с входом разрешения чтения первого блока памяти и входа- 30 ми синхронизации первого, второго и третьего регистров, вход номера итерации устройства соединен с первым адресным входом первого блока памяти и входами .управления сдвигом. первого и второго сдвигателей, о т л ич а ю щ е е с я тем, что, с целью расширения класса решаемых задач sa счет обеспечения вычисления обратного гиперболического тангенса комплек- 40 сного переменного, в него введены с четвертого по шестой регистры, с четвертого по девятый сумматоры-вычитатели, сумматор и второй блок памяти, причем выходы второго и третьего Ре- 45 гистров соединены с входами первого слагаемого соответственно четвертого .1 и пятого сумматоров-вычитателей, выходы которых соединены с входами первого слагаемого соответственно второго и третьего сумматоров-вычитателей, выхОды первого и второго сдвигателей соединены с входами второго слагаемого соответственно четвертого и пятого сумматоров-вычитателей, выходы четвертого и пятого регистров соединены с входами первого слагаемого соответственно восьмого и девятого сумматоров-вычитателей, выходы которых соединены с входами первого слагаемого соответственно шестого и седьмого сумматоров-вычитателей, выходы которых соединены с информационными входами соответственно четвертого и пятого регистров, выходы шестого регистра и второго блока памяти соединены с входами соответственно первого и второго слагаемых сумматора, выход которого соединен с информационным входом шестого регистра, вход тактовых импульсов устройства соединен с входом разрешения чтения второго блока памяти и входами синхронизации четвертого, пятого, шестого регистров, вход номера итерации устройства соединен с первым адресным входом второго блока памяти, выход первого сдвигателя соединен с входами второго слагаемого седьмого и восьмого сумматоров-вычитателей, выход второго сдвигателя соединен с входами второго слагаемого шестого и девятого сумматоров-вычитателей, выход знакового разряда четвертого регистра соединен с вторыми адресными входами первого и второго блоков папяти и входами задания режима четвертого, пятого, восьмого и девятого сумматоров-вычитателей, выход знакового разряда пятого регистра соединен с входами задания режима первого, второго, третьего, шестого и седьмого сумматоров-вычитателей.

1456952

Составитель А. Зорин

Техред М. Ходанич Корректор В. Гирняк

Редактор 0,%рковепкая

Закаэ 7489/47 Тираж 667 Подписное

ВНИИПИ Го"óäàðñòâåííîãî комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35; Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4