Устройство допускового контроля частоты

 

Изобретение относится к области контрольно-измерительной техники и может использоваться для допускового контроля частоты в системах автоматики и управления. Цель изобретения повышение быстродействия. Устройство допускового контроля частоты содержит сердечники I и 2, счетчик-делитель 4, генератор 5 опорной .частоты, запоминающий регистр 11 и дешифратор 12. Введение счетчика-делителя 3, элемента 6 задержки, элемента ИЛИ 7 и элементов И 8-10 позволяет определить значение частоты входного сигнала выше, ниже или внутри поля допуска в течение одного периода входного сигнала, а также независимо задавать номинальное значение частоты и величину поля допуска. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1

09) (Ш (5ц 4 G 01 R 23 15

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСМОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР. (21) 4282621/24-21 (22) 27.04.87 (46) 15.02.89. Бюл. У 6 (72) С.А. Богатырев (53) 621.317(088.8) (56) Авторское свидетельство СССР

ll 868616, кл. G Ol R 23/10s 1981. (54) УСТРОЙСТВО ДОПУСКОВОГО КОНТРОЛЯ

ЧАСТОТЫ (57) Изобретение относится к области контрольно-измерительной техники и может использоваться для допускового контроля частоты в системах автоматики и управления. Цель изобретения— повышение быстродействия. Устройство допускового контроля частоты содержит сердечники 1 и 2, счетчик-делитель 4, генератор 5 опорной .частоты, запоминающий регистр ll и дешифратор

12. Введение счетчика-делителя 3, элемента 6 задержки, элемента ИЛИ 7 и элементов И 8-10 позволяет определить значение частоты входного сигнала выше, ниже или внутри поля допуска в течение одного периода входного сигнала, а также независимо задавать номинальное значение часто1 ты и величину поля допуска. 1 ил.

1458835

Изобретение относится к контрольно-измерительной технике и может быть использовано для допускового контроля частоты в системах автомат 5 тики и управления.

Цель изобретения — повышение быстродействия.

На чертеже приведена структурная схема устройства. !0

Устройство содержит счетчики 1 и

2, счетчики-делители 3 и 4, генератор 5 опорной частоты, последовательно соединенные элемент 6 задержки, элемент ИЛИ 7 и элемент И 8, а также !5 элементы И 9 и 10, запоминающий регистр 11 и дешифратор 12, входы которого подключены к выходам эапоминаю1: Ь щего регистра 11, а выходы являются выходами устройства. Выход генерато- 20 ра 5 опорной частоты объединен со счетными входами счетчиков-делителей

3 и 4, информационные входы которых являются входами кода допуска и кода номинальной частоты устройства. Выход25 счетчика-делителя 4 соединен с входом элемента 6 задержки, выход которого через элемент И 9 подключен к вычита ющему входу счетчика 2. Выход счетчика-делителя 3 объединен с втерым вхо« 30 дом элемента ИЛИ 7 и входом элемента

И 10, выход которого подключен к суммирующему входу счетчика 2. Вход устройства объединен с входами синхронизации запоминающего регистра 11 и

Ф 35 счетников 1 и .2, информационные входы которых объединены с входом постоянного кода устройства. Выход заема счетчика 1 объединен с первым входом запоминающего регистра 11 и через второй вход элемента И 8 подключен к вычитающему входу счетчика 1, а выход заема счетчика 2 объединен с вторым входом запоминающего регистра .

11 и вторыми входами элементов И 9 и10.

Устройство допускового контроля частоты работает следующим образом.

На входы синхронизации счетчиков

1 и 2 поступает исследуемый импульсный сигнал с частотой F. Каждый очередной импульс заносит в .счетчики 1 и 2 постоянный код N При этом на их инверсных выходах заема присутст-. вует "1", благодаря чему импульсы с выходов элемента ИЛИ 7, элемента 6

55 .задержки и счетчика-делителя 3 через элементы И 8-10 нроходят на вычитающий вход счетчика 1 и вычитакщий и суммирующий входы счетчика 2.

Коэффициенты деления счетчиков-делителей 4 и 3 изменяются под воздействием кодов?1 и !1 „, подаваемых на их ино.

Формационные нходй. Код номинальной частоты N = n Ро, код допуска

N p = n ° dF, где и " постоянный коэффициент; Р - частота, соответствующая заданной величине; ДР - вели" чина допуска.

Частоты следования выходных импульсон счетчиков-делителей 4 и 3

Nр

Ер = Ео Н" 1 о ах где f, — частота генератора 5 опорной частоты;

11 о,„ — постоянная величина, характеризующая конструктивную особенность счетчиковделителей 3 и,4.

Значение кода и

N = f— 11

Благодаря элементу 6 задержки импульсы, поступающие на входы элемента ИЛИ 7 и счетчика 2, не совпадают во времени, поэтому частота импульсов на выходе элемента ИЛИ 7

+ Е,+ а дР о

1

За время Т = — между двумя следуF ющими друг за другом входными импульсами устройства на вычитающий вход счетчика 1 поступает импульсов

М = T ° f = — f

Р о

Аналогично на суммирующий вход счетчика 2 эа то же нремя поступит импульсов дР

N=N °вЂ” о Р а на вычитающий вход

1 о Р»

3 т.е. эквивалентное количество импульсов, просчитанное счетчиком 2 за время Т1

14588

N = N о F

При F > F + Д Г, т.е. в том случае, когда количество импульсов, поступающих на вычитающий вход счетчика 1 за период входной частоты F меньше значения кода N, занесенного в счетчик 1, к моменту прихода очередного импульса входной частоты на выходе заема сохраняется 1 . Поскольку и и 15

Г + !! F) F — hР, все сказанное относится и к счетчику 2. Поэтому в заФ поминающий регистр 11 заносятся входными импульсами сигналы, соответствующие и1и. Код с выходов запоминающего 20 регистра 11 поступает на входы дешифратора 12 двоичного кода в позиционный. В рассмотренном случае двоичному коду 11 соответствует десятичное

25 число 3, поэтому на выходе дешифратора 12 "F > Г + dF появляется и!и.

При F, — hF (РаР + 6Р через Т =

1 на выходе заема счетчика

+ !!Р ! появляется иО", который поступая на вход элемента И 8, препятствует прохождению счетных импульсов на вычита-: ющий вход счетчика 1. Это состояние счетчика 1 сохраняется до прихода на вход устройства очередного импульса, 35 который заносит в счетчик 1 код Й

Счетчик 2 сохраняет на выходе заема состояние и1и в течение всего периода входного сигнала. Поэтому в запоминающий регистр 11 заносится двоич- 40 ный код 01 и на выходе "Fo — !!Fc Fc а . Г + d.F" дешифратора !2 устанавливается и1и. При Г < Р„ - а F, через

1 Время T = Р + Г на Выходе заема 45 счетчика 1 и через Т = на о

Р -ЬР .выходе заема счетчика 2 появляются

I I I I

О, которые сохраняются до прихода очередного входного импульса, который заносит в запоминающий регистр

11 код 00, в результате на выходе дешифратора 12 иР (Г - Ри появляется и!и.

В устройстве допускового контроля .частоты измерение значения частоты входного сигнала и его сравнение с

4 номинальными значениями производится в течение одного периода входной частоты, что повышает быстродействие. устройства, кроме того, воэможность раздельного задания номинального значения частоты и величины, допуска расширяет функциональные воэможности устройства. формула изобретения

Устройство допускового контроля частоты, содержащее два вычитающих счетчика, запоминающий регистр, дешифратор, генератор опорной частоты и первый счетчик-делитель, счетный вход которого соединен с выходом генератора опорной частоты, а информационные входы являются вхоДами кода номинальной частоты устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия,,в него введены второй счетчик-делитель, последовательно соединенные элемент задержки, элемент ИЛИ и первый элемент И, а также второй и третий элементы И, причем информационные входы второго счетчика-делителя, являются входами кода допуска устройства, счетный вход второго счетчика-делителя подключен к выходу генератора опорной частоты, а выход соединен с вторым входом элемента ИЛИ и через третий элемент И подключен к суммирующему входу второго счетчика, вычита". ющий вход которого через второй элемент И подключен к выходу элемента задержки, вход устройства объединен с входами синхронизации запоминающего регистра и первого и второго счетчиков, информационные входы которых объединены с входом постоянного кода устройства, вычитающий вход первого счетчика соединен с выходом первого элемента И, второй вход которого. соединен с выходом заема первого счетчика и входом запоминающего регистра, выход заема второго счетчика объединен с вторыми входами второго и тре- . ! тьего элементов И и вторым входом запоминающего регистра, выходы которого подключены к входам дешифратора, при этом выход первого счетчика-делителя соединен с входом элемен та задержки, а выходы дешифратора являются выходами устройства.