Устройство для управления вентильным преобразователем

 

Изобретение относится к электротехнике и может быть использовано для управления многофазным вентильным преобразователем с раздельным управлением комплектами вентилей и арккосинусоидальной характеристикой блока фазового управления. Целью изобретения является повышение быстродействия и улучшение стабилизации в зоне прерывистых токов нагрузки. Определение режима прерывистых токов производится датчиком . 21 состояния вентилей. Вычислитель 19 приращений и экспоненциальный временной преобразователь 18 формируют сигналы, по которым с помощью сумматоров 16 и 20, блока 15 деления и вычислителя 14 ошибки регулирования формируется сигнал коррекции, кото-ы рый через ключ 17 коррекции подает - ся на дополнительный вход входного сумматора 2. 2 з.п. ф-лы, 3 ил. i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1458950 А 2 (ц 4 Н 02 М 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ.

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (61) 921026 (21) 4093398/24-07 (22) 15.07. 86, (46) 15.02.89. Бюл. У 6 (75) Ю.Б. Соколовский, Е.И. Кутузов и В. Г. Корниенко (53) 621.316.727 (088.8) (56). Авторское свидетельство СССР

И 921026, кл. H 02 М 7/12, 1982. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВЕНТИЛЬНЫМ ПРЕОБРАЗОВАТЕЛЕМ (57) Изобретение относится к злектротехнике и может быть использовано для управления многофазным вентильным преобразователем с раздельным управлением комплектами вентилей и арккосинусоидальной характеристикой блока фазового управления.

Целью изобретения является повышение быстродействия и улучшение стабилизации в зоне прерывистых токов нагрузки. Определение режима прерывистых токов производится датчиком

21 состояния вентилей. Вычислитель

19 приращений и экспоненциальный временной преобразователь 18 формируют сигналы, по которым с помощью сумматоров 16 и 20, блока 1.5 деления и вычислителя 14 ошибки регулирования формируется сигнал коррекции, кото-)л рый через ключ 17 коррекции подается на дополнительный вход входного сумматора 2. 2 з.п. ф-лы, 3 ил.

1458950

Изобретение относится к электротехнике и может быть использовано для управления многофазным вентильным преобразователем (ВП) с раздель5 ным управлением комплектами вентилей и арккосинусоидальной характеристикой блока фазового управления.

Цель изобретения — повышение быст— родействия и улучшение стабилизации путем уменьшения разброса динамических показателей вентильного преобразователя в зоне прерывистых токов нагрузки.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — блок-схема первого вычислителя (токовой ошибки), вариант исполнения; на фиг. 3 — эпюры напряжений, поясняющие работу устройства. 20 Устройство содержит последовательно соединенные источник сигнала задания тока U>, источник 1 сигнала управления (выполненный в виде сумматора), вентильный преобразова- 25 тель, .содержащий входной сумматор

2, блок 3 импульсно-фазового управления с арккосинусоидальной характе1 ристикой и силовой блок 4 соединен- .

У ные последовательно, датчик 5 тока, нагрузку 6 общего вида (R„, L, Ев), датчик 7 ЭДС, первый сумматор 8 и основной интегратор 9 с ключом 10 сброса, причем выход основного интегратора 9 через блок 11 выборкихранения подключен к входному сумматору 2, выход датчика 7 - к источнику,1 сигнала управления, выходы блока

3 — к входам элемента ИЛИ 12 и совместно с сетевым напряжением U — к входам модели 13 силового блока в режиме непрерывного тока (PHT), которая подключена к входу первого сумматора 8. Выход датчика 5 последовательно подсоединен к пеРвому входу 45 вычислителя 14 ошибки регулирования, а выход последнего непосредственно и через блок 15.деления — к второму дополнительному сумматору 16. Выход сумматора 16 через ключ 17 коррекции

t подсоединен к входному сумматору 2.

Второй вход вычислителя t4 подсоедине н к источнику задания тока Uy

Выход элемента 12 (сборка импульсов управления ВП) подсоединен к третьему входу вычислителя 14, первому вхо ду экспоненциального временного пре- образователя 18 и входу вычислителя

19 приращений. К входу первого допол-,.

I нительного сумматора 20 подключены источник постоянного напряжения и выходы экспоненциального временного преобразователя 18 и вычислителя 19, а к его выходу - вход делителя блока 15. Датчик 21 состояния вантилей силового блока 4 подключен непосредственно к управляющему входу ключа 17 коррекции, к второму входу экспоненциального временного преобразователя 18 и к управляющему входу ключа 10 сброса через элемент 2И 22, а также к управляющему входу блока

11 через формирователь 23 коротких импульсов, выход которого через элемент НЕ 24 подключен к другому входу элемента 22 °

Вычислитель 14 .(Фиг. 1) выполнен, например, в виде последовательно соединенных интегратора 25 с ключом 26 сброса и сумматора 27, другой вход которого является вторым входом вычислителя 14, третьим входом пос1 еднего является управляющий вход

;ключа 26. Выход сумматора 27 — выход вычислителя 14.

Согласно варианту исполнения вычислителя 14 по фиг. 2 первым и вторым входами вычислителя 14 являются входы сумматора 27, а выход последнего соединен с интегратором 25 с, ключом 26 сброса.

В PHT устройство работает следующим образом.

В стационарном режиме постоянный сигнал Ug (фиг. За) от источника задания тока через источйик 1 сигнала управления поступает на входной сумматор 2 и, пройдя через блок 3, поступает на силовой блок 4 и его модель 13 в виде m каналов с импульсами управления. G выхода модели 13 " (работающей в режиме PHT) сигнал Пн совместно с сигналом, пропорциональ" д ным ЭДС нагрузки Пв, поступает на вход первого сумматора 8 и далее— на вход основного интегратора 9 с ключом 10 сброса. Выходной сигнал первого сумматора 8 Пв= U — Ug представлен в виде площадок S„., Б», т.д. на фиг. 3б.

После интегрирования в интеграторе 9 конечное значение сигнала U „ поступает в конце бестоковой паузй на вход блока 11.

Интегратор 9, ключ t0 и блок 11 управляются импульсами, формируемшми при участии сигнала с выхода pàòз

14589 чика 21 -(фиг. Зв). При этом по сигналу с выхода формирователя 23 коротких импульсов (фиг. Зг) выходное напряжение интегратора 9 Пз„фиксируется в блок 11. После этого импульсом сброса, получаемам с помощью элементов 22, 24 (фиг. Зд), ключ 10 сброса периодически замыкается, обнуляя интегратор 9 до начала очередной. бестоковой паузы (фиг. 3e). На фиг. Зж,представлен сигнал коррекции

Uq, получаемый на выходе блока 1 1, линеаризующий статическую характеристику ВП в режиме PHT. 15

В ВП с линеаризованной статической характеристикой в PHT в стационарном режиме среднее значение тока нагрузки Ig, пропорционально сигналу

Uy », а сигнал ошибки по среднему значению тока на выходе первого вычислителя 14 равен нулю, следовательно, нулевыми будут и сигналы на выходах блока 15 деления, второго дополнительного сумматора 16 и ключа 25

17 коррекции. Последний сигнал— сигнал динамической коррекции U q (фиг. Зз) — подается на вход вход ного сумматора 2.

При изменении сигнала Ug Ä. (момент с ) появляется сигнал йа выходе вычислителя 14, а следовательно, появится и сигнал U

При использовании предлагаемого

f ° устройства рассогласование в контуре линеариэации отрабатывается 4> за один интервал, независимо от того, что является его причиной — изменение сигнала задания или возмущение по нагрузке, а значит, повышается запас устойчивости контура линеаризации, устройство становится нечувствительным к изменению параметров нагрузки, повышается точность отработки управляющего воздействия в динамических режимах, что позволяет при применении устройства в составе приводов металлорежущих станков повысить точность обработки деталей и производительность оборудования.

Формула из обретения

1. Устройство для управления вентильным преобразователем IIo авт. св. 9 921026, о т л и ч а ю щ е.е с я тем, что, с целью повышения быстродействия и улучшения стабильности путем уменьшения разброса динамичесkHx показателей вентильного преобразователя в зоне прерывистых. токов нагрузки, оно снабжено элементом И, элементом НЕ, формирователем коротких импульсов, элементом ИЛИ с входами по числу вентилей преобразователя вычислителем ошибки регулирования, вычислителем приращений, экспоненциальным временным преобразователем, двумя дополнительными сумматорами, блоком деления и ключом коррекции, вычислитель приращений выполнен в виде последовательно включенных генератора пилообразного напряжения и измерителя приращений, амплитуды, входной сумматор снабжен третьим входом, причем выход датчика, состояния вентилей соединен с ключом сброса основного интег ратора через первый вход элемента

И, второй вход которого через элемент НЕ и формирователь коротких импульсов соединен с выходом датчика состояния вентилей и входом управления ключа коррекции, входы элемента ИЛИ соединены с выходами блока импульсно-фазового управления, а выход соединен с входом ключа сброса интегратора, вычислителя ошибки регулирования, входом генератора пилообразного напряжения и входом сброса экспоненциального временного преобразователя, информационный вход v которого соединен с выходом датчика состояния вентилей, выходы вычислителя приращений и экспоненциального временного преобразователя соединены с первым и вторым входами соответственно первого дополнительного сумматора, третий вход которого предназначен для соединения с источником постоянного сигнала, выход пер- . вого дополнительного сумматора через вход блока деления соединен с первым входом второго дополнительного сумматора, с вторыми входами блока деления и второго дополнительного. сумчатора соединен выход вычислителя ошибки регулирования, выход второго дополнительного сумматора че1458950

pcs ключ коррекции соединен с треть- . им входом входного сумматора, выход датчика тока соединен с вторым входом вычислителя ошибки регулирова5. ния, первый вход которого предназначен для подключения к источнику сигнала задания, вькод основного интегратора соединен с вторым входом входного сумматора через информационный вход блока аналоговой памяти, вход" выборки которого соединен с вькодом формирователя коротких импульсов.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что вычислитель ошибки регулирования выполнен в виде последовательно соединенных сумматора и интегратора, причем входы сумматора соединены с выходами источника сигнала задания и датчика тока, вход сброса интегратора соединен с выходом элемента EIH, % 1

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что вычислитель ошибки регулирования выполнен в виде последовательно соедйненных, интегратора и первого входа суммато-. ра, второй вход которого соединен с выходом источника сигнала задания, вход интегратора соединеи с выходом датчика тока, а вход ключа сброса ин. тегратора соединен с выходом элемента ИЛИ, выход сумматора соединен с входом блока деления.!

458950

Составитель С. Лузанов

Техред Д;Сердюкова Корректор Н.Король

Редактор И. Рыбченко

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Заказ 376/57 Тираж б45 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5