Асинхронный распределитель

 

Изобретение относится к автома тике и вычислительной технике и может быть использовано в интегральных устг ройствах формирования последовательностей сигналов. Целью изобретения является уменьшение потребляемой мощности при увеличении быстродействия устройства путем обеспечения асинхронного процесса установки и сброса разрядной ячейки при отсутствии сквозных цепей для протекания токов и использования более быстродействующих цепей на КМДП-транзисторах. Цель достигается путем введения в каждую разрядную ячейку 1, содержащую инвертор 2 и четыре МДП-транзистора 3-6, трех дополняющих МДП-транаисторов 7-9. Распределитель содержит также выходную 10 и входную 11 информационные шины, шину сброса 12, выходную 13 и входную 14 управляющие шины, ши- ® ну установки ил. (Л 4 ел 00 :о о: оо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„80„„1458968 А1 цу Н 03 К 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4268971/24-21 (22) 29.06.87 (46) 15,02.89. Бюл. Р 6 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Варшавский, Ю.А.Кондратьев, Н.М.Кравченко и Б.С.Цирлин (53) 531.71(088.8) (56) Авторское свидетельство СССР

9 1064461 кл, Н 03 К 17/00, 19.05 ° 82.

Авторское свидетельство СССР и 1370765, кл. Н 03 К 17/00,17.06.86. (54) АСИНХРОННЫЙ РАСПРЕДЕЛИТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в интегральных уст ройствах формирования последовательностей сигналов. Целью изобретения является уменьшение потребляемой мощности при увеличении быстродействия устройства путем обеспечения асинхронного процесса установки и сброса разрядной ячейки при отсутствии сквозньгх цепей для протекания токов и использования более быстродействующих цепей на КМДП-транзисторах. Цель достигается путем введения в каждую разрядную ячейку 1, содержащую инвертор 2 и четыре МДП-транзистора 3-6, трех дополняющих МДП-транзисторов

7-9. Распределитель содержит также выходную 10 и входную 11 информационные шины, шину сброса 12, выходную а

13 и входную 14 управляющие шины, шину установки 15. 1 ил.

1458968

Стоки первого 3 и второго 4 МДПтранзисторов соединены с истоком третьего МДП-транзистора 5, а истоки первого 3, второго 4 и четвертого 6

МДП-транзисторов — с шиной источника

16 питания.

Шина 12 сброса в каждой разрядной ячейке 1 соединена с истоками нторого 8 и третьего 9 дополняющих МДПтранзисторов.

Инвертор 2 включен между шиной источника 16 питания и общей шиной

17 и может быть выполнен в виде КМДПинвертора.

Асинхронный распределитель работаеъ следующим образом.

В исходном состоянии разрядной ячейки 1 на выходных управляющей 13 и информационной 10 шинах имеется единичный и нулевой логические уровни соответственно, При этом дополняющие (и-типа) МДП-транзисторы 8 и 9 и МДП-,транзисторы 3 и 6 находятся в закрытом состоянии, а остальные

ИЦП-транзисторы открыты.

Установка (i-1)-й разрядной ячейки 1 производится подачей единичного логического уровня на входную информационную шину 11. Это вызывает переход МДН-транзистора 4 в закры" тое состояние, а дополняющего МДПтранзистора 8 — в открытое, Выходная управляющая шина 13 эаземляется через открытые дополняющие МДП-транзисторы 7 и 8 и соответствующий МДПтранзистор инвертора 2 последующей

i-й разрядной ячейки, Появление нулеваго логического уровня на выходной управляющей шине 13 вызывает появление единичного логического уровня на выходной информационной шине 10 этой разрядной ячейки, Это приводит к возврату (i-2)-й разрядной ячейки в исходное состояние, так как на шину 12 сброса поступает сигнал высокого уровня, и одновременно является причиной установки последующей i-й разрядной ячейки, Единичный логический уровень на выходной информационной шине 10 открывает дополняющий МДПтранзистор 9, после. чего нулевой логический уровень на выходной информационной шине 13 удерживается до тех пор, пока не произойдет установка

i-й разрядной ячейки, 1.

Входная информационная шина 11 каждой разрядной ячейки подключена к затворам второго МДП-транзистора 4 и .второго дополняющего МДП-транзис" тора 8, включенного последовательно с первым дополняющим МДП-транзистором 7.

Входная управляющая шина 14 каждой разрядной ячейки подключена к затворам первого МДП-транзистора 3 и ; пер- 55 ваго дополняющего МДП-транзистора 7.

Шина 15 установки подключена к затвору четвертого МДП-транзистора 6 той же разрядной ячейки.

Асинхронный режим работы распределителы обеспечивает минимальное время цикла. При этом повторная устаИзобретение относится к автоматике.-и вычислительной технике и может быть использовано в интегральных устройствах формирования последова5 тельностей сигналов.

Целью изобретения является уменьшение потребляемой мощности при увеличенйи быстродействия асинхронного распределителя путем введения в раз- 10 рядную ячейку трех дополняющих МДПтранзисторов, обеспечения асинхронного процесса установки и сброса разрядной ячейки при отсутствии сквозных цепей для протекания токов 15 и использования более быстродействующих КМДП-цепей.

На чертеже приведена принципиаль ная схема асинхронного распределителя на три разряда. 20

Асинхронный распределитель содержит в каждой разрядной ячейке 1 ин" вертор 2, четыре МДП-транзистора 3-6 и три дополняющих МДП-транзистора

7-9. 25

Выходная информационная шина 10

i-й разрядной ячейки 1 подключена к выходу инвертора 2 и затворам треть его МДП-транзистора 5 и третьего дополняющего MgII-транзистора 9, а 30 также соединена с входной информационной шиной 11 последующей (i+1)"й разрядной ячейки 1 и шиной 12 сброса предыдущей (i-1)-й разрядной ячейки.

Выходная управляющая шина 13

i-й разрядной ячейки подключена к выходу инвертора 2, стокам третьего

5 и четвертого 6 МДП-транзисторов, стокам первого 7 и третьего 9 дополняющих МДП-транзисторов, а также 4 > соединена с входной управляющей шиной

14 последующей (i+2)-й разрядной ячейки и шиной 15 установки предыдущей (-1)-й разрядной ячейки.

1458968

Составитель В.Лементуев

Редактор А,Лежнина .Техред М.Дидык Корректор Г.Решетник

Заказ 378/58 Тираж 879. Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r Ужгород, ул. Проектная, новка (i-1)-й разрядной ячейки осуществляется после того,как .1-я разрядная ячейка окажется в исходном состоянии. Наличие хотя бы одной разрядной .5 ячейки в исходном состоянии обеспечивает правильное функционирование распределителя в мультипрограммном режиме, так как последующая волна установок разрядных ячеек не может достигнуть предыдущей.

Уменьшение потребляемой мощности при увеличении быстродействия обусловлено использованием КМДП-цепей, когда хотя бы один из МДП-транзисторов всегда заперт и сквозные статические токи от источника питания на общую шину не протекают. Поэтому сопротивления открытых МДП-транзисторов могут быть достаточно малыми, что обеспечивает увеличение быстродействия, Формула изобретения

Асинхронный распределитель, содержащий в каждой разрядной ячейке ин вертор и четыре МДП-транзистора, причем выходная информационная шина i-й разрядной ячейки подключена к входной ЗО информационной шине (i+1)-й разрядной ячейки, соединенной с затвором второго МДП-транзистора, и к шине сброса (i-1)-й разрядной ячейки, выходная управляющая шина i-й разрядной ячейки подключена к шине установки (i-.1)-й разрядной ячейки, соединенной с затвором четвертого МДП-транзистора, отличающийся тем, что, с целью уменьшения потребляемой мощности при увеличении быстродейст" вия, в каждую разрядную ячейки введены три дополняющих МДП-транзистора, причем выходная управляющая шина i-й разрядной ячейки подключена к входу инвертора, стокам третьего и четвертого МДП-транзисторов, стокам первого и третьего дополняющих

МДП-транзисторов, а также соединена с входной управляющей шиной (i+2)-й разрядной ячейки, выходная информационная шина подключена к выходу инвертора, аатворам третьего МДП- и третьего дополняющего МДП-транзисторов, входная информационная шина каждой разрядной ячейки подключена к затвору второго дополняющего . МДПтранзистора, включенного последовательно с первым дополняющим МДПтранзистором, входная управляющая шина в каждой разрядной ячейке подключена к затворам первого МДП-транзистора и первого дополняющего МДПтранзистора, стоки первого и второго

МДП-транзисторов соединены с истоком третьего МДП-транзистора, а истоки первого, второго и четвертого МДПтранзисторов соединены с шиной источника питания, шина сброса в каждой разрядной ячейке соединена с истоками второго и третьего дополняющих МДПтранзисторов, инвертор, выполненный в виде КМДП-инвертора, включен между шиной источника питания и общей ши" ной.