Устройство для сварки

 

Изобретение относится к автоматизации сварочных процессов,а именно к устройствам программного управления, и может быть использовано при дуговой, электронно-лучевой и других видах сварки. Цель изобретения - расширение функциональных возможностей устройства. Устройство содержит генератор импульсов, два цифроаналоговых преобразователя, исполнительный злемент, шесть блоков памяти, делитель частоты с переменньм коэффициентом деления, два счетчика, два элемента ИЛИ, два блока 16, 17 интерполяции и одновибратор 18. Устройство позволяет воспроизводить сложные кусочно-линейные функции с возможностью модуляции функции на заданном интервале . 1 з.п. ф-лы, 2 ил.

ССЮЭ СОВЕТСКИХ

СОЩ АЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„145 4 (51)4 В 23 К 9/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

Г10 И30БРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4281015/25-27 (22) 13. 07.87 (46) 23.02.89. Бюл. У 7 (72) В.А.Анкундинов (53) 62 1.791.75(088.8) (56) Авторское свидетельство СССР

И-987579, кл. G 05 В 19/18, 1981. (54) УСТРОЙСТВО ДЛЯ СВАРКИ (57) Изобретение относится к автоматизации сварочных процессов,а именно к устройствам программного управления, и может быть использовано при дуговой, электронно-лучевой и других видах сварки. Цель изобретения — расширение функциональных возможностей устройства. Устройство содержит генератор импульсов, два цифроаналоговых преобразователя, исполнительный элемент, шесть блоков памяти, делитель частоты с переменным коэффициентом деления, два счетчика, два элемента ИЛИ, два блока 1Ь, 17 интерполяции и одновибратор 18. Устройство позволяет воспроизводить сложные кусочно-линеыные функции с возможностью модуляции функции на заданном интервале. 1 з.п. ф-лы, 2 ил.

1459844

Изобретение относится к автомати-i зации сварочных процессов и предназначено для программного управления параметрами сварки.

Целью изобретения является расширение функциональных возможностей устройства.

На фиг.1 представлена функциональная схема устройства; на фиг.2 функциональная схема блока интерполяции.

Устройство содержит генератор 1 импульсов, последовательно соединенные цифроаналоговый преобразователь (ЦАП) 2 и исполнительный элемент 3, первь1й 4и второй 5 блоки памяти,де- 1 литель 6 частоты с переменным коэффициентом деления, третий блок 7 па« мяти, подключенный выходом к входу делителя 6 частоты, четвертый

8, пятый 9 и шестой 10 блоки памяти, последовательно соединенные первый счетчик 11 и первый элемент ИЛИ 12, последовательно соединенные второй 25 счетчик 13 и второй элемент ИЛИ 14, второй ЦАП 15, выходом подключенный к входу опорного напряжения первого

ЦАП 2, первый 16 и второй 17 блоки интерполяции и одновибратор 18. 30

Первый выход генератора 1 импульсов соединен с первыми входами перaoro 16 и второго 17 блоков интерполяции, Второй выход генератора 1 импульсов соединен с вторым входом первого блока 16 интерполяции, вход генератора 1 импульсов связан с выходом второго элемента ИЛИ 14. Третий вход первого блока 16 интерполяции соединен с первым выходом первого блока 4 памяти, четвертый вход— с вторым выходом первого блока 4 памяти, первый выход — с входом первого ЦАП 2; а второй выход первого блока 16 интерполяции — со счетным входом первого счетчика 11. Второй вход второго блока 17 интерполяции соединен с выходом делителя 6 частоты, третий вход — с вторым выходом второго блока 5 памяти, четвертый вход — с третьим выходом второго бло«50 ка 5 памяти, первый выход — с входом ЦАП 15 а второй выход второго блока 17 - co счетным входом второго счетчика 13. Первый вход первого блока 4 памяти соединен с первым выходом шестого блока 10 памяти, второй вход первого блока 4 памяти — с выходом пятого блока 9 памяти. Первый выход второго блока 5 памяти со-, единен с входом предустановки первого счетчика 11. Вход второго блока памяти соединен с вторым выходом шестого блока 10 памяти. Выход четвертого блока 8 памяти соединен с входом предустановки второго счетчика 13. Первый вход пятого блока памяти соединен с выходом первого счетчика 11; Вход шестого блока 10 памяти соединен с выходом второго счетчика 13. Вход разрешения предустановки первого счетчика 11 подключен к выходу одновибратора 18.

Выход второго счетчика 13 подключен к входу второго элемента ИЛИ 14.

Выход первого элемента ИЛИ 12 поДключен к входам одновибратора 18 и делителя 6 частоты. Второй вход памяти блока 9 памяти соединен с первым выходом шестого блока 10 памяти.

Блоки 16 и 17 интерполяции выполнены идентично, каждый содержит реверсивный счетчик 19, блок 20 вычи- тания, блоки 21 и 22 умножения, выходы которых подключены к входам блока 23 сравнения, преобразователь

24 кода, счетчик 25 времени, элемент ИЛИ-НЕ 26, блок 27 вычитания, регистры 28 и 29, одновибратор 30 и триггер 3 1.

Счетный вход реверсивного счетчика 19 связан с первым входом блока 16 (173 интерполяции, Выход реверсивного счетчика 19 связан с первым выходом блока 17 интерполяции и с первым, входом первого блока 20 вычитания. Управляющие входы реверсивного счетчика соединены соответственно с первым и вторым выходами преобразователя 24 кода, первый и второй входы которого соединены с первым и вторым выходами блока 23 сравнения, а третий и четвертый вхо" ды связаны с выходами первого 20 и второго 27 блоков вычитания. Первый вход первого блока 21 умножения и вход предуставки счетчика 25 времени связаны с третьим входом блока

16 (17) интерполяции, второй вход блока 21 умножения связан с выходом первого блока 20 вычитания. Входы, второго блока 22 умножения связаны с выходами счетчика 25 времени и второго блока 27 вычитания. Второй вход первого блока 20 вычитания и информационные входы регистров 28

3 14598 и 29 связаны с четвертым входом блока 16 (17) интерполяции. Входы второго блока 27 вычитания связаны с выходами регистров 28 и 29. Выход счетчика 25 времени подключен к входу элемента ИЛИ-НЕ 26, выход которого связан с входом триггера 31, с вторым выходом блока 16 (17) интерполяции и с входом одновибрато- 10 ра 30, выход которого соединен,с входом разрешения предуставки счетчика 25 времени. Выходы триггера

31 связаны с входами управления записью первого и второго регистров 15

28 и 29, а счетный вход счетчика

25 времени связан с вторым входом блока 16 (17) интерполяции. Выходы триггера 31 также связаны с третьим и четвертым управляющими вхо- 2р дами блока 27 вычитания.

Генератор 1 импульсов на первом выходе формирует сигнал с частотой, определяющей скорость отработки ступенчатых возмущений (максималь- 25 ную скорость изменения функции), а по второму выходу — с частотой, определяющей дискретность отсчета времени, и может быть выполнен в виде задающего генератора постоянной частоты с делителем частоты. Генератор 1 импульсов на выходе задающего генератора имеет ключ И, на второй вход которого поступает сигнал включения или выключения с элемента ИЛИ 14.

Блоки 4,5 и 7-10 памяти выполнены в виде ППЗУ и работают в режиме считывания информации. Возможно выполнение блоков памяти также в виде энергонезависимых ОЗУ.

В качестве блоков 7 и 8 памяти могут быть использованы также десятичные переключатели с шифраторами.

Блоки 4, 5, 9 и 10 памяти имеют адресную структуру. Код адреса бло-. ка 4 памяти определяется кодом номера ячейки памяти по второму входу с выхода блока 9 памяти и кодом номера группы ячеек по первому входу

50 с первого выхода блока 10 памяти, !

Выходная информация ячейки памяти блока 4 включает в себя код интервала времени Т по первому выходу и код значения функции Х на конце

55 интервала времени по второму выходу блока 4 памяти.

Код адреса блока 5 памяти определяется кодом номера группы ячеек

44

4 по второму выходу с блока 10 памяти (этот код может не совпадать с кодом по первому выходу с блока

10 памяти) .

Выходная информация ячейки памяти блока 5 определяет .по первому выходу код числа К ячеек памяти, используемых в каждой группе, по второму выходу — код числа циклов понторения программы в каждой группе hi, по третьему выходу — код опорного напряжения ЦАП 2 в конце интервала повторения циклов U

Делитель 6 частоты выполнен с программируемым коэффициентом деления, определяемым регистром.

Блоки 9 и 10 памяти выполняют функции преобразователей кода. Счетчик 11 с предуставкой и работает в режиме вычитания, счетчик 13 выполнен аналогично. Элементы ИЛИ 12 и 14 выполняют функции индикаторов нулей счетчиков 11 и 13.

Реверсивный счетчик 19 блока ин- терполяции формирует линейные участки функции Х и функции U. При нулевых сигналах на управляющих входах счетчика 19 он не изменяет своего состояния, при единичном сигнале на входе "+" и нулевом на входе счетчик работает в режиме сложения, при обратном сочетании сигналов на управляющих входах — в режиме вычитания.

Блок 20 вычитания может быть выполнен в виде комбинационного сумматора с преобразователем кода. Код значения разности с выхода блока 20 вычитания поступает на эход блока

21 умножения, код знака разности с выхода блока 20 (одноразрядный) поступает на третий вход преобразователя 24 кода, управляющего реверсивным счетчиком 19. Блок 27 вычитания выполнен аналогично блоку 20, а блок

22 умножения — аналогично блоку 21, Блок 23 сравнения формирует единичный сигнал на первом выходе в случае превышения выходным кодом блока

21 выходного кода блока 22, в случае равенства выходных кодов 2 1 и 22 на втором выходе блока 23 сравнения формируется единичный сигнал.

Счетчик 25 времени с предуставкой работает в режиме вычитания. Триггер

31 счетный. Регистры 28 и 29 работают в режиме постоянного считывания за9844

5 145 писанной в них информации и выполняют роль буферов.

Устройство может быть реализовано также программным или микропрограммным.

Устройство работает следующим образам.

Перед началом сварки в блоки памяти заносят необходимую информацию для выполнения программ. В блок 4 памяти записывают коды интервалов времени ЬТ и конечные значения функции

Х на конце каждого интервала. В блоке 5 памяти записывают код числа ячеек, используемых. в каждой группе при выполнении программы, код числа повторений циклов в каждой группе и код опорного напряжения

ЦАП 2 в конце интервала повторений циклов. В блок 9 памяти записывают для каждого состояния счетчика 11 код, определяющий последовательность считывания ячеек в каждой группе ячеек (этот код имеет такую же разрядность, как и выходной код счетчика 11). В блок 10 памяти записывают для каждого состояния счетчика 13 код номера группы ячеек, определяющий последовательность считывания групп ячеек при выполнении программы, и код номера группы ячеек, определяющий последовательность выполнения программы повторения циклов в каждой группе и значение функции 0 на интервале повторения циклов. В блок 7 памяти записывают и+1 код, определяющий коэффициент деления делителя 6 частоты и, следовательно, время повторения циклов. В блок 8 памяти записывают код,.определяющий количество используемых состояний счетчика 13 и, следовательно, используемых групп ячеек памяти блока 4 и используемых ячеек памяти блока 5.

При включении кнопки "Выполнение прогРаммы" установочный импульс подается на вход разрешения предуставки счетчика 13, на вход разрешения предуставки счетчика 11, на сбросовый вход реверсивного счетчика 19, на вход разрешения предуставки счетчика 25 времени, на К-вход триггера

31, при этом счетчики 13, 11 и 25 устанавливаются в исходное положение, реверсивный счетчик 19 устанавливается в нулевое состояние, триггер

31 - в нулевое состояние, регистры

28 и 29 блоков 16 и 17 интерполяции устанавливаются в исходное нулевое состояние, после чего начинается автоматическая отработка программы.

После предуставки счетчика 13 в исходное состояние на выходе элемента ИЛИ 14 формируется единичный сигнал, разрешающий включение генерато10 ра 1 импульсов, импульсы с которого поступают на реверсивные счетчики

19 и на счетчики 25 времени блоков

16 и 17 интерполяции, с блока 4 памяти в регистр 29 блока 16 интерполя15 ции записывается координата Х функции на конце интервала времени ЛТ, заданное значение которого записывается в счетчик 25 времени и поступает на вход блока 21 умножения. Ана20 логично с блока 5 памяти в регистр

29 блока 17 интерполяции записывается значение опорного (умножающего) напряжения U „„ на конце интервала повторения циклов, заданное значение

25 которого записывается в счетчик 25 времени (циклов) блока 17 интерполяции и поступает на вход блока 21 умножения блока 17 интерполяции. Блоки

16 и 17 интерполяции посредством

30 реверсивных счетчиков 19 формируют лилинейные участки изменения функции

Х на участке АТ и функции опорного напряжения U на некотором участке циклов повторения программы Ь i.

После окончания отработки заданного интервала времени дТ блок 16 интерполяции формирует сигнал, по фронту которого счетчик .11 изменяет свое состояние, изменяя адрес ячей40 ки блока 4 памяти, из которого новые значения функции Х и интервала времени поступают в блок 16 интерполяции для формирования следующего участка линейного изменения функции.

45 Аналогично работает блок 17 интерполяции.

После окончания отработки заданного числа циклов он формирует сигнал, по фронту которого. счетчик 13 изме50 няет свое состояние, изменяя адрес ячейки блока 5 памяти, из которого по второму и третьему выходам в блок

17 интерполяции записываются новые значения опорного напряжения и интервала повторения циклов. IIo первому выходу в счетчик 11 устанавливается число ячеек, используемых в программе в текущей группе, после чего формируется следующий участок

1459844 линейного изменения опорного напряжения.

После отработки циклов в каждой из выбранных групп ячеек состояние счетчика 13 нулевое и, соответственно, на выходе элемента ИЛИ 14 — нулевой сигнал, включающий генератор

1 импульсов, после чего выполнение программы закончено и повторное выполнение программы возможно после повторного нажатия на кнопку "Выполнение программы", Делитель 6 частоты с программируемым коэффициентом деления позволяет увеличить 15 длительность выполнения программы и число циклов за счет увеличения коэффициента деления. Блок 9 памяти изменяет порядок считывания ячеек с блока 4 памяти по сравнению с ес- 20 тественным, определяемым. выходным кодом счетчика 11 ячеек. Блок 10 памяти изменяет порядок считывания ° групп ячеек с блока 4 памяти по сравнению с естественным, определяемым 25 выходным кодом счетчика 13 групп ячеек, кроме того, блок 10 памяти изменяет порядок .считывания ячеек с блока 5 по сравнению с естественным, также определяемым состоянием счетчика 13.

Таким образом, устройство позволяет выбрать для выполнения про. граммы необходимое число групп ячеек, установить порядок следования групп ячеек при выполнении програм35 мы, для каждой группы ячеек выбрать необходимое число циклов повторения программы, опорное напряжение, число используемых ячеек и порядок считывания из них информации при выполнении программы.

Блок 17 интерполяции обеспечивает модуляцию функции Х путем изменения опорного напряжения ЦАП 2 при

45 изменении числа циклов опроса ячеек в каждой группе.

Блок 16 (17) работает следующим образом.

В регистры 28 и 29 поочередно записывается информация с блока 4(5), определяющая конечное значение функции Х „„ Я „„ ) на заданном интервале Д Т (Д1) . Управление записью осуществляется посредством счетного триггера Э1 по срезу сигнала

55 с выхода элемента ИЛИ-НЕ 26 в момент окончания отработки заданного интервала времени g Т, в этот же момент времени в счетчик 25 записывается посредством одновибратора 30 значение последующего интервала времени для формирования следующего линейного участка функции Х „„ Ю„, ) .

Блок 20 вычитания реализует алгоритм вычитания текущего значения функции из заданного на конце интервала времени: для блока 16 Х „, - Х;; для блока 17 П „,< — П; .

Блок 27 вычитания реализует алгоритм вычитания значения функции в начале интервала времени из значения функции в конце интервала времени для блока 16 Х„, - Х„; для блока

U n+< — U„°

Блок 21 умножения реализует алгоритм умножения Т.(Х „„ + Х,).

Блок 22 реализует алгоритм умножения

1

Блок 23 сравнения реализует алгоритм сравнения двух чисел А и В, где для блока 16 интерполяции

А= ЬТ (Х„, — Х);

В=ДС; (Х„„-X„>, а для блока 17 интерполяции

А = Д1 (U z+, — U;);Ð

В=Д1 (v„„-U„) °

Реверсивный счетчик 19 по сигналам управления преобразователя 24 кода осуществляет следующую отработку линейного участка функции Х (U)

Особенностью устройства является возможность модуляции линейно-кусочной функции за счет изменения по программе опорного напряжения ЦАП 2, а также возможность программирования процесса сварки за счет набора программ путем изменения информации только в блоках 8, 10 и 9 памяти.

Устройство позволяет формировать линейно-кусочный закон изменения мощности пульсирующего теплоисточника при различных формах пульсации, что позволяет использовать его при дуговой, электронно-лучевой и лучевой сварках.

Устройство может быть использовано также для формирования программной развертки луча поперек стыка, при этом обеспечивается формирование произвольной траектории развертки, что значительно расширяет технологические возможности сварки электронным лучом и, кроме того, позволяет автоматизировать процесс отработки режимов сварки, что также расширяет его функциональные возможности.

Использование устройства при дуговой и электронно-лучевой сварке улучшает качество сварных швов и облегчает условия труда.

Формула и э о б р е т е н и я

1. Устройство для сварки„ содержащее генератор импульсов, последовательно соединенные первый цифроаналоговый преобразователь и исполнительный элемент, два блока памяти и делитель частоты с переменным коэффициентом деления, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, в него введены четыре блока памяти, два счетчика, два элемента ИЛИ, второй цифроаналоговый преобразователь, одновибратор и два блока интерполяции, при этом выход первого счетчика связан с входом первого элемента ИЛИ и первым входом пятого блока памяти, выход четвертого блока памяти связан с входом предуставки второго счетчика, выход которого связан с входами второго элемента ИЛИ и шестого блока памяти, первый выход генератора импульсов связан с первыми входами первого и второго блоков интерполирования, второй выход генератора импульсов связан с вторым входом первого блока интерполирования, выход первого элемента

ИЛИ через делитель частоты с переменным коэффициентом деления связан с вторым входом второго блока интерполирования и через одновибратор с входом разрешения предуставки первого счетчика, первый вход первого блока памяти связан с пер вым выходом шестого блока памяти и вторым входом пятого блока. памяти, первый и второй выходы первого блока памяти связаны соответственно с

9844 третьим и четвертым входами первого блока интерполирования, первый выход первого блока интерполирования связан с первым входом первого цифроаналогового преобразователя, а, второй выход - со счетным входом первого счетчика, первый выход второго блока памяти связан с входом предуставки первого счетчика, второй и третий выходы второго блока памяти связаны соответственно с третьим и четвертым входами второго блока интерполирования, первый выход которого через второй цифроаналоговый преобразователь связан с вторым входом первого цифроаналогового преобразователя, второй вход второго блока интерполяции связан со счетным входом второго счетчика, выход третьего блока памяти связан с вторым входом делителя частоты с переменным коэффициентом деления.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок интерполяции содержит реверсивный счетчик, два блока вычитания, два блока умножения, выходы которых подключе- . ны к входам блока сравнения, преобразователь кода, счетчик времени, элемент ИЛИ, два регистра, одновибратор, триггер, при этом счетный вход реверсивного счетчика связан с первым входом блока интерполяции, выход реверсивного счетчика связан с первым выходом блока интерполяции и связай с первым входом первого блока вычитания, управляющие входы реверсивного счетчика соединены соответственно с первым и вторым выходами преобразователя кода, первый и второй входы которого соединены с первым и вторым выходами блока сравнения, а. третий и четвертый входы связаны с выходами первого и второго блоков вычитания, первый вход

I первого блока умножения и вход предуставки счетчика времени связаны с третьим входом блока интерполяции, второй вход блока умножения связан с выходом первого блока вычитания, входы второго блока умножения связаны с выходами счетчика времени. и второго блока вычитания, второй вход

55 первого блока вычитания и информа10

50 ционные входы регистров связаны с четвертым входом блока интерполяции, .входы второго блока вычитания связаны с выходами регистров, выход (uJ

Фиг. Г (4 i) Составитель В.Грибова

Редактор О.Юрковецкая Техред Л.Олийнык . Корректор С.Шекмар

Заказ 396/12 Тираж 892 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул . Проектная, 4

tl 1459844

Ф счетчика времени подключен к входу ны с входами управления записью элемента ИЛИ, выход которого связан первого и второго регистров и с трес входом триггера, с вторым выходом тьим и четвертым входами второго блоблока интерполяции и с входом одно5 ка вычитания, счетный вход вибратора, выход которого соединен счетчика времени связан с втос входом разрешения предуставки счет- рым входом блока . интерполя— чика времени, выходы триггера связа" цни.