Устройство для селекции изображений объектов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания образов, в частности при создании устройств, машинного зрения в автоматических установках для разварки выводов интегральных схем и транзисторов. Цель изобретения - повьшение точности устройства. Цель достигается введением в устройство, содержащее блоки строчной задержки , блок обработки видеосигнала и блок счета объектов, дополнительно блока синхронизации, блока кадровой задержки и m блоков преобразования видеосигнала . Вследствие последовательного соединения m блоков строчной задержки , каждьй из которых задерживает видеосигнал на строку сканирования , и подключения между ними m блог .ков преобразования видеосигнала, каждый из которых задерживает видеосигнал на п элементов сканирования, создается сканирующая апертура - окно сканирования размером m х п элементов . Кроме того, в блоках преобразования видеосигнала обеспечивается преобразование значения элементов в окне сканирования в зависимости от результатов анализа значений элементов , расположенных по периметру окна сканирования (окрестности). В случае равенства всех элементов окрестности 1 всем элементам окна присваивается значение 1, при равенстве всех элементов окрестности О всем элементам окна присваивается значение О. Во всех остальных случаях никаких изменений значений элементов окна не производится. Указанная процедура обеспечивает корректировку помех в изображении в виде замкнутых областей на изображениях объектов и поля изображения, тем самым повьшается точность счета числа селектируемых объектов. Для компенсации смещения изображения, возникающего как результат проведения описанной выше процедуры, в устройство введен блок кадровой задержки. 4 з.п. ф-лы, 16 ил. а S (Л 05 | 00 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„Я0„„3 464183 А 1 (5g 4 G 06 К 9/46 дР(ЩЩЦ

i.;c -л .:.: -. : I!;A сиИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТЯУ.ков преобразования видеосигнала, каж. дый иэ которых задерживает видеосигнал на п элементов сканирования, создается сканирующая апертура — "окно" сканирования размером т х п элементов. Кроме того, в блоках преобразования видеосигнала обеспечивается преобразование значения элементов в окне" сканирования в зависимости от результатов анализа значений элементов, расположенных по периметру "окна сканирования (окрестности) . В случае равенства всех элементов окрестности "1" всем элементам "окна" присваивается значение "1", при равенстве всех элементов окрестности а

"О" всем элементам "окна" присваивается значение "0". Во всех остальных случаях никаких изменений значений элементов "окна" не производится.

Указанная процедура обеспечивает корректировку помех в изображении в ви- 2 де замкнутых областей на изображе- hick ниях объектов и поля изображения, тем ф самым повышается точность счета числа селектируемых объектов. Для ком- р пенсации смещения иэображения, возникающего как результат проведения описанной выше процедуры, в устройство введен блок кадровой задержки. 4 s.ï. ф-лы, 16 ил.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4099485/24-24 (22) 28.07.86 (46) 07.03.89. Бюл. Р 9 (72) М.И.Козловский . (53) 681.327. 12(088,8) (56) Патент США Р 4003024, кл. 340-146, опублик. 1977.

Авторское свидетельство СССР

Р 1196918, кл. G 06 К 9/46, 1984. (54) УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ ИЗОБРАЖЕНИЙ ОБЪЕКТОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания образов, в частности при создании устройств. "машинного зрения" в автоматических установках для разварки выводов интегральных схем и транзисторов. Цель изобретения — повьнцение точности устройства. Цель достигается введением в устройство, содержащее блоки строчной задержки; блок обработки видеосигнала и блок счета объектов, дополнительно блока синхронизации, блока кадровой задержки и ш блоков преобразования видеосигнала. Вследствие последовательного соединения m блоков строчной задержки, каждый из которых задерживает видеосигнал на строку сканирования, и подключения между ними ш бло-.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания образов, в частности при создании .устройств "машинного зрения" в

2 автоматических установках для разварки выводов интегральных схем и транзисторов

Цель изобретения — повышение точности устройства.

1464183

На фиг.1 представлена блок-схема устройства; на фиг.2 — схема блока ,синхронизации на фиг.3 — временная диаграмма работы блока синхронизации; на фиг.4 — схема блока преобразования видеосигнала; на фиг.5 " бхема блока строчной задержки; на фиг.6 — временная диаграмма работы блоков строчной задержки и преобразования видеосиг- 10 нала; на фиг.7 — схема блока обработки видеосигнала на фиг.8 — схема блока кадровой задержки; на фиг.9— временная диаграмма работы блока кадровой задержки; на фиг.10 — схема 15 блока счета объектов„ на фиг.11 временная диаграмма работы блока счета объектов, на фиг. 12 — сканирующая апертура — "окно" размером m х и элементов разложения; на фиг.13 - анали- 20 зируемая окрестность сканирующей апертуры; на фиг.14 - топология ме" таллизации полупроводникового крис талла транзистора, подвергаемого анализу и преобразованию, на фиг.15то же, после преобразования; на фиг.16 — то же, после задержки его на кадр телевизионной развертки и таблица, поясняющая принцип счета объектов. ЗО

Устройство для иэображений объектов содержит (фиг„1) блок 1 синхронизации, m блоков 2 преобразования видеосигнала (2.1 - 2j - 2m}, блок 3 строчной задержки (3, I — 3j — 3m), 35 блок 4 обработки видеосигнала, блок 5 кадровой задержки, блок 6 счета изображений объектов.

Блок синхронизации содержит (фиг.2) первый 7 и второй 8 D-тригге- 4р ры, первый элемент HE 9 и первый элемент И 10.

Блок преобразования видеосигнала содержит (фиг.4) второй 11, третий 12 и четвертый 13 элементы И, первый 45 элемент ИЛИ 14, первый элемент KIN-НЕ

15 и первый регистр 16.

Блок строчной задержки содержит (фиг.5) второй 17, третий 18, четвертый 19 элементы НЕ, первый счетчик 20 50 импульсов, первый шифратор 21, первый сумматор 22, первый элемент 23 памяти и третий триггер 24 °

Блок обработки видеосигнала содержит (фиг.7) второй 25, третий 26, четвертый 27, пятый 28, шестой 29,,седьмой 30 элементы И, второй 31, третий 32, четвертый 33 и пятый 34 элементы ИЛИ-НЕ.

Блок кадровой задержки содержит (фиг.8) пятый 35, шестой 36, седьмой

37 элементы HE второй 38 и третий

39 счетчики импульсов, второй шифратор 40, второй сумматор 41, второй элемент 42 памяти, четвертый D-триггер 43.

Блок счета объектов содержит

1(фиг. 10) восьмой 44, девятый 45, де-! сятый 46 элементы НЕ, четвертый 47, пятый 48 счетчики импульсов, третий элемент 49 памяти, пятый D-триrrep

50, восьмой элемент И 51.

Устройство работает следующим образом.

Синхронизация работы устройства осуществляется входными синхросигналами: кадровыми синхрониэирующими импульсами (КСИ}, строчными синхрониэирующими импульсами (ССИ), строчными тактовыми импульсами (СТИ), поступающими соответственно по шинам

52-54 на вход устройства (фиг.1).

В блоке синхронизации (фиг.2) иэ строчных тактовых импульсов, поступающих на шине 55, формируются тактовые сигналы 71 Т2, ТЗ на шинах 5658 соответственно, имеющие частоту

f ти

f f —.т . т1 т. 2 ° где Й„ — частота тактового сигнала 71. — частота тактового сигнат ла. 72 — частота тактового сигнала ТЗ;

Й, — частота СТИ.

ССИ служат для сброса блока синхронизации в исходное состояние.

Входной бинарный видеосигнал, несущий инфармацию аб исходном оптическом изображении, поступает с информационного входа устройства по шине 59 (фиг.,1) на информационный вход первого иэ и-блоков преобразования видеосигнала 2 {фиг.1}, каждый из которых совместно с последовательно соединенным блоком 3 задержки (фиг.1) осуществляет задержку видеосигнАла на время одной строки. Каждый блок преобразования.видессигнала имеет п-выходов, видеосигналы на которых задерживаются соответственно на время

0 у л

"СТР

Ьg

1464183 т! РстР— 2

55

1 !

СТР— (q — 1)

1 5 стр (и — 1)

" !! р 9 где — время задержки видеосигнала на q-м выходе блока преобразования 10 видеосигнала, (1 q (п), где р — число элементов разложения изображения по строке или число столбцов в матрице p x k H K erH H oaaH- 15 ного изображения.

Число строк k в этой матрице определяется числом строк развертки в одf eau ном кадре, а число р 20

2< сси

Таким образом, в каждый текущий момент времени Г;, определяемый выражением

"стр 2 .= (1 1) + (3 1)с

11 р crp 25 где 1 — номер текущей строки телевизионной развертки от начала кадра, j = 1, 2, 3, ..., k; — номер текущего элемента раэ- 30 ложения no j-и строке, 1, 2, ° .., р.

На выходах блока преобразования видеосигнала (2.1, ..., гн) (фиг.1) присутствуют видеосигналы от m х и соседних элементов изображения, и из которых принадлежат считываемому изображению по текущей строке сканирования, а остальные — изображениям по m-1-й предшествующим строкам. Так л0 .как через блоки строчной задержки

3.1 — 3m проходит последовательно видеосигнал от всего изображений, .то совокупность указанных элементов pasложения образует сканирующую апертуру — окно" размером m х и элементов (фиг.12). Значение элементов 60

1.1, ..., 60 п.1 "окна" определяются соответственно значениями видеосигналов на первом, втором п-м выходах первого блока преобразования видеосигнала 2.1 (фиг. 1), значения элементов 60 1.2, . ° ., 60 п.2 (фиг.12)"- -ачениями видеосигналов на первом, втором, и-м выходах второго блока преобразования видеосигнала 2.2 и т.д. вплоть до выходов m-го блока ! а;„.,; „h...ла;1- „Л

А. а !

a „.,; „., n...Aa;. »1И ! 11 преобразования видеосигна! а 2m (фиг.1).

Элементы 60 1.1m, ..., 60 п.1;

60 1 n m, ..., 60 n m; 60 1 2, 60 1m-1; 60 п.г, ..., 60 п m-1 (фиг.12) являются элементами окрестности "окна" (фиг.13).

Для каждого элемента изображения, попавшего в "окно".(фиг.12) и совпадающего с его элементом 60, производится анализ окрестности (фиг. 13) и в зависимости от результатов анализа значения всех элементов 60 1.1, 60 n m "окно" (фиг.12) подвергаются или не подвергаются преобразованию.

Анализ окрестности (фиг.13) произво- . дится блоком обработки видеосигнала

4 (фиг.1), а преобразование элементов "окно" (фиг.12) производится блоками преобразования видеосигнала (2.1 ..., 2m, фиг.1). Алгоритм анализа и преобразования следующий.

Пусть значению бинарного видеосигнала от объектов соответствует уровень " 1", а от поля, на котором расположены объекты, — уровень "0". Обозначим текущий элемент разложения, совпадающий с элементом 60 и m "окна" (фиг.12), через а;., а все остальные элементы окрестности 60 1.1, 60 п.1; 60 1.m, ..., 60 и-1m; 60

1.2, ..., 60 1.m-1 60 п.2, 60 n m-1 (фиг.13) — через а; а;- — „, а;-h+1r ... a -,, \

1-há1 1 3!тб б ° i ° а hsg J-! s a ) !Рт2 ° а;;, соответственно, где а — значение элемента "окно" (фиг.12) а = "1", если элемент изображения, совпадающий в данный момент времени 1,11 с данным элементом "окно", принадлежит объекту; а = "0",.если..пн принадлежит полю, на котором расположены объекты; — номер текущей строки развертки от начала кадра, j г, ..., 1; — номер текущего элемента разложения по j-й строке, 2У ° ° ° б

n — - номер столбца "окно", ш — номер строки "окно".

Тогда, если удовлетворяется булево равенство

A...Aa; h...ha;„,,Ë ...Aai, 1464183 то всем элементам 60 1. 1, ..., 60 и тп

"окна" (фиг.12) присваивается значение логической "1", т.е. объекта, а если удовлетворяется булево равенство

h ... A а, ... A а;

Аа;, =1, Ла;. „Ла; „..., 1 ) ла;;„лл...

Ю а;

Л ° - п т

10 где (-) — знак определяющий операцию логического отрицания, т.е. операцию НЕ, то всем элементам 60 1,1. .. 60 п,т

"окна" (фиг.12) присваивается значение логический "О". Во всех осталь1 ных случаях ни одно из значении эле : ментов 60 1.1, ..., 60 п.тп не изме-! няется. Таким образом, если значение ( всех элементов окрестности (фиг. 3) !

Э1 т1 в1 т1 равны " 1" то всем элементам окно

У (фиг,12) присваивается значение логическая " 1", если же все элементы окрестности (фиг.13) имеют значение лог. "0", то всем элементам "окно" (фиг.12) присваивается значение

Мог. «О».

Во всех остальных случаях никаких и ае изменений значений элементов окна (фиг.12) не производится. 30

Пусть анализу и преобразованию подвергается изображение топологии металлизации полупроводникового кристалла трАнзистора (фиг,14), в котором незаштрихованные участки относятся к. элементам поля, а заштрихованные к анализируемым объектам 61 и 62 (фиг.i4) — отдельным частям топологического рисунка металлизации. Представленное изображение имеет ряд дефектов, выраженных в наличии замкнутых областей как на участках 63-65 металлизации (фиг.14), так и на участках 66 поля (фиг.14)., которые при ,подсчете числа объектов вносят ггогрешность в результат. При сканировании поля 67 (фиг. 14) слева направо и сверху вниз апертурой (в данном случае 8 х 8) элементов (фиг.12) происходит устранение дефектов на результирующем иэображении (фиг.15), но само изображение обьектов смещается по оси j на т (в данном случае 8) строк разложения относительного исходного (фиг.14).

Для устранения смещения в устройстве предусмотрена процедура компенсации смещения, которая осуществляется блоком 5 кадровой задержки где A — знак, определяющий операцию логического умножения, т.е. операцию И, (фиг.1), на информационный вход которого поступает видеосигнал от преобразованного изображения (фиг,15) с информационного выхода тп-го блока задержки Зш (фиг.1).

Блок 5 кадровой задержки (фиг.1) производит одновременно два действия: запоминает видеоинформацию текущего кадра и выдает на свой информационный выход видеоинформацию от предыдущего кадра. При этом строка S воспроизводимого кадра (фиг.16) соответствует

S + m строке (фиг.15) текущего кадра.

Если положить |п = 8 и пропустить видеосигнал от изображения на фиг.15 через блок 5 кадровой задержки (фиг.1), то в следующем кадре с информационного выхода этого блока считывается видеосигнал, соответствующий изображению на фиг.16, преобразованный бинарный видеосигнал с информационного выхода блока 5 кадровой задержки (фиг.1) поступает на выходную шину устройства 68 (фиг,1) и на информационный вход блока 6 счета объектов (фиг. 1), Число объектов в поле определяется как разность числа всех видеоимпульсов, пОлученных после преобразования за время одного кадра, и числа совпадений видеоимпульсов в двух соседних строках сканирования. Эта разность (фиг.16) равна ?, что характеризуется таблицей, приведенной справа от иэображения объектов.

Блок синхронизации (фиг.2) работает в соответствии с временной диаграммой (фиг.3) следующим образом.

Входной ССИ 69 (фиг.3) устанавливает в единичное состояние 70 (фиг,З) первый D-триггер 7 (фиг.2) и в нулевое состояние 71 (фиг.З) второй

D-триггер 8 (фиг.2), Оба D-триггера работают как счетные триггеры, для чего их инверсные выходы Q объединены с информационными D-входами, При поступлении по шине 72 (фиг.2) строчных тактовых импульсов 73 (фиг.З) первый D-триггер 7 (фиг.2) начинает

1464183 переключаться по их отрицательному фронту, а второй D-триггер 8 (фиг.2) переключается по их положительному фронту. Для того, чтобы первый Dтриггер 7 (фиг.2) переключался по отрицательному фронту строчных такто. вых импульсов, последние инвертируются элементами НЕ 9 (фиг.2). Сигнал совпадения импульсов с инверсных

Q-выходов обоих D-триггеров 7 и 8 выделяется элементом И 10 (фиг.2) и подается на третий (фиг.2) тактовый выход 58 блока (импульс 74, фиг.3).

Прямые Q-выходы первого 7 (фиг.2) и второго 8 (фиг.2) D-триггеров являются соответственно первым и вторым тактовыми выходами блока (фиг.2).

Блоки преобразования видеосигнала (фиг.4) и блок (фиг.5) задержки осуществляют задержку видеосигнала на и столбцов и íà m строк сканирования.

Последовательно включенный (n-разрядный) первый регистр 16 (фиг.4) блока преобразования видеосигнала, элемент 23 памяти (фиг.5) блока задержки и D-триггер 24 (фиг.5) блока задержки образуют в совокупности линию задержки входного видеосигнала, поступающего на информационный вход блока 2.1-2m преобразования видеосигнала (фиг.1) и далее на вход последовательного ввода информации и-разрядного регистра 16 (фиг.4), с и-го выхода которого видеосигнал пос35 тупает на информационный вход блока

3.1, ..., 3m задержки (фиг.1) и далее на информационный вход элемента памяти 23 (фиг.5) блока задержки, тем самым осуществляется задержка на,1О и столбцов в блоке преобразования видеосигнала 2. 1. ..,, 2m (фиг.i) и на одну строку каждым из m блоков задержки 3.1, ..., 3m (фиг.1), осуществляя, таким образом, формирование сканирующей апертуры — "окно" из

m z n элементов. Синхронизация работы блоков преобразования видеосигнала 2. 1, ..., 2тп (фиг.1) осуществляется ССИ, первым, вторым и тРетьим тактовыми импульсами поступающими соответственно на входы элемента ИЛИ 14 (фиг.4) четвертого элемента И 13 (фиг.4), второго элемента И 11 (фиг.4) и элемента ИЛИ-НЕ 15 (фиг.4).

Видеосигнал по текущей строке сканирования j, проходя через п-разрядный регистр 16 (фиг.4) блока преобра- . зования видеосигнала, записывается в элемент 23 памяти (фиг.5) блока задержки. Тем самим к началу следующей j+1 и строки развертки в ячейках элемента 23 памяти (фиг.5) формируются значения дискретизированного по строке видеосигнала, сдвинутого на и-элементов разложения относительно входного для текущей 1-й строки ви-. деосигнала. Для организации задержки видеосигнала перед каждым циклом записи текущей информации в какую-либо ячейку элемента памяти (фиг.5) производится цикл считывания из этой ячейки той информации, что хранилась в ней до j-й строки, т.е. информации, записанной в эту ячейку элемента 23 памяти (фиг.5) в предыдущей j-1-й строке сканирования. Из этой информации D-триггер 24 (фиг.5) блока задержки формирует выходной видеосигнал, переписывая ее со своего Р-входа на выход Q no положительному фронту инверсного сигнала Т1, получаемого на выходе элемента НЕ 18 (фиг.5).

Чтобы скомпенсировать сдвиг информации по строке íà и элементов разложения, возникающей из-за последовательной записи информации в элемент 23 памяти (фиг.5) через и-разрядный регистр 16 (фиг.4), адрес A„ ячейки элемента 23 памяти (фиг.5), из кото- . рой читается в данный момент времени информация, делается на величину и большим адреса А „„ той ячейки, в которую производится запись информации, А чт = А pan + и Agan формируется Р-разрядным, счетчиком 20 (фиг.5) блока задержки величины и для каждой фазы чтения P-разрядным шифратором 21 (фиг.5), а адрес для элемента 23 памяти (фиг.5) в обеих фазах чтения и записи — P-разрядным сумматором 22 (фиг.5), информация на выходах которого в фазе записи равна содержимому

Р-разряДного счетчика 20 (фиг.5), т.е. А „„, а в фазе чтения — сумме этого же содержимого и выходной информации P-разрядного шифратора 21 (фиг.5), т,е. A „+ n. Работа P-разрядного шифратора 21 (фиг,5) организована таким образом, что в фазе чтения информации из элемента 23 памяти (фиг.5), которой соответствует положительная часть периода инверсных импульсов Т3 получаемых с выхода первого элемента НЕ 17 (фиг.5), на выходах шифратора формируется число и, а в фазе записи (ей соответствует

1464183 отрицательная часть периода инверсных импульсов ТЗ) - число О). В качестве Р-разрядного шифратора может быть применено любое стандартное

Р-разрядное. постоянное запоминающее устройство (ПЗУ) с числом слов, т.е. объемом, равным либо больпп»м двух, При этом младший ацресныч вход этого

ПЗУ будет соответствовать входу D

Р"разрядного шифратора 21 (фиг.5) (при объеме ПЗУ, большем двух,,его остальные адресные входы должны быть подключены к потенциалу логического "0"), а его выходы — выходам Р-разрядного шифратора 21 (фиг.5). Входы выбора и чтения ПЗУ при этом должны быть подключены к потенциалам логических " 1" или "О" таким образом, чтобы ПЗУ было выбрано и находилось 20 постоянно в цикле чтения. Информация, записанная в ПЗУ, должна соответствовать по нулевому адресу числу ноль, но первому адресу — числу п, а по остальным адресам (если таковое есть) не может быть произвольной. Таким образом, в течение одной строки сканирования блока задержки (фиг.5) осуществляется как запоминание видеоинформации по этси строк»з, так и ВОспроизведение той видеоинформации, которая была записана в предыдущей строке развертки. Блек преобразования видеосиг»нала (фиг.4) кроме задержки видеосигнала на и тактов производит преобразование значений видеосигнала по результатам анализа окрестности сканирующей апертуры (фиг,13), проводимого блоком 4 обработки видеосигнала (фиг.1). Эти результаты в ниде сигналов "1" и "0" поступают соответ- ственно на вход второго 11 и третьего 12 элементов И через одноименные входы блока 4 преобразования видео-. сигнала (фиг,1), Преобразование зна» ений видеосигнала производится путем изменения содержимого и-разрядного регистра i6 (фиг.4). В дальнейшем измененное содержимое этого регистра запоминается в элементе 23 памяти (фиг . 5) блока задержкв: (фиг. 5) и ВОспроизводится в следующей строке ска.— нирования в виде преобразованного ви" »««« деосигнала. При логическои 1 на входе третьего элемента И 12 (фиг.4), поступающей с единичного входа блока преобразования видеосигнала, вс все разряды и-раэрядногс регистра 16 (фиг.,) записывается значение логической " 1"; при логической "1" на первом входе второго элемента И 11 (фиг,4), поступающей с нулевбго входа блока преобразования видеосигнала (фиг.4), во все разряды и-разрядного регистра 16 (фиг.4) записывается значение логического "0", а при логическом "0" на обоих управляющих входах

"1" и "0" блока преобразования видеосигнала. (фиг,4) значения разрядов п-разрядного регистра 16 (фиг.4) повторяют значение входного видеосигнала. Это осуществляется следующим образом. Работа и-разрядного регистра

16 (фиг.4) определяется потенциалом на его входе управления режимом работы W при логическом "0"», на котором по положительному перепаду сигнала на тактовом входе С в регистре происходят процессы записи информации с его информационного входа последовательного ввода DR в первый разряд и сдвиг всего содержимого на один разряд вправо, а при логической " 1" по тому же перепаду сигнала на тактовом входе — процесс записи информации во все разряды регистра с его информационных входов параллельного ввода

D 1. Появление сигнала "1", равного логической 1",и на ециничном входе,. блока разрешает прохождение на вход управления рЕжимом работы XW п-разрядного регистра 16 (фиг.4) импульсов Т2 через третий элемент И 12 (фиг.4).

Внутри этих импульсов путем выде- ления на четвертом элементе И 13 (фиг.4) совпадения их с импульсами

Т1 формируются дополнительные импульсы; которые, проходя через элемент

ИЛИ-НЕ 15 (фиг.4) ; попадают на тактовый вход С п-разрядного регистра 16

», фиг.4} и вызывают запись в его разряды информации с входов параллельного ввода D 1, т.е. всех логических «1» . Появление сигнала "0", равного логической "1", на нулевом входе блока разрешает прохождение импульсов Т2 на выход второго элемента И 1 1 (фиг.4), Эти импульсы через элемент ИЛИ 14 (фиг.4) попадают на вход установки нуля и-разрядного регистра 16 (фиг.4) и сбрасывают его, чтс разнозначно записи во все разряды регистра логического "0". Наличие логического "0" на единичном и нулевом входах блока преобразования видеосигнала (фиг.4) запрещает как прохождение импульсов

13

l4

1464183

Т2 на входы R и $W n-разрядного регистра 16 (фиг.4), так и формирование дополнительных импульсов записи четвертым элементом И 13 (фиг.4).

При этом на входе 2 W п-разрядного

5 регистра 16 (фиг.4) присутствует потенциал логического "0", а на вход С поступают инверсные импульсы ТЗ, что вызывает последовательную запись в разряды регистра видеоинформации с входа последовательного ввода. Строчные синхронизирующие импульсы 75 (фиг.б), поступающие через элемент

HJIH 14 (фиг.4) на вход R п-разрядного регистра 16 (фиг.4), устанавливают его в нулевое состояние и через элементы НЕ 19 (фиг.5) устанавливают

D-триггер 24 (фиг.5) в нулевое состояние. На первый, второй и третий 2О тактовые входы блока поступают соответственно импульсы Т1 76 (фиг.б), Т2 77 (фиг.б) и ТЗ 78 (фиг.б). В отрицательной части периода импульсов

ТЗ P-разрядный шифратор 21 (фиг.5) 25 вырабатывает код числа п, а в положительной их части — код числа ноль 79 (фиг.б). Положительные перепады инверсных импульсов ТЗ, получающиеся на выходе первого элемента НЕ 17 3ц (фиг.5), считаются и-разрядным счетчиком 20 (фиг.5, импульс 80, фиг.б).

P-разрядный сумматор 22 (фиг.5) определяет сумму значений содержимого этого счетчика и числа, формируемого P-разрядным шифратором 21 (фиг.5; импульс 81, фиг.б). Эта сумма является адресом для элемента 23 памяти (фиг.5). Отрицательная часть периода импульсов ТЗ (импульс 78, 4О фиг.б) определяет фазу чтения.для

ОЗУ 23 (фиг.5), а его положительная 1 часть — фазу записи (положительная и отрицательная соответственно части инверсных импульсов ТЗ). Состояние 45 выхода ОЗУ 23 (фиг.5, импульс 82, фиг.б) зависит от информации, которая была записана в нем ранее, но в фазе записи оно всегда соответствует логическая "1". Взаимосвязь кода на выходах Р-разрядного шифратора 21 (фиг.5), содержимого счетчика 20 (фиг.5), кода на выходах суммы р-разрядного сумматора 22 {фиг.5) и выхода ОЗУ 23 (фиг.5; импульсы 79-82, фиг.б) соответственно с импульсами

ТЗ (импульс 78, фиг.б) показана стрелками между указанными позициями.

Сигнал с выхода ОЗУ 23 (фиг.5) поступает на информационный вход 0-триггера 24 (фиг.5), который тактируется через второй элемент НЕ 18 (фиг ° 5) инверсными импульсами Т1. По положи-. тельному фронту этих импульсов нли отрицательному фронту импульсов.Т1 (импульс 76, фиг.б) информация с входа D-òðèããåðà 24 (фиг.5) переписывается (показано стрелкой между позициями 76 и 83 (фиг.б) на его выход (импульс 83, фиг.б) и поступает на информационный выход (фиг.5) блока.

Появление сигнала логической "1" на единичном входе блока преобразования видеосигнала (импульс 84, фиг.б) разрешает прохождение импульсов Т2 (импульс 77, фиг ° 6) на вход третьего элемента И 13 (фиг.4) и вход управления.режимом работы 7W п-разрядного регистра 16 (фиг.4; импульс 85, фиг.б), что показано стрелкой между позициями 77 и 85.

Совпадение импульсов Т2 и Т1 (импульсы 85 и 76 соответственно) на входах четвертого элемента И 13 (фиг,4) вызывает появление (показано стрелками между позициями 76, 85, 86 (фиг.б) дополнительных ТЗ импульсов на тактовом входе С (импульс 85, фиг.б) и-разрядного регистра 16 (фиг.4), что приводит к записи логической "1" во все разряды последнего (показано стрелками между позициями 86 и 89, (фиг.б)), Появление сигнала логической

"1" на нулевом входе блока преобразования видеосигнала (импульс 87, фиг.б) обусловливает появление импульсов Т2 (показано стрелкой между позициями 77 и 88 (фиг.б)) на выходе второго элемента И 11 (фиг.4). Эти импульсы, пройдя через элемент ИЛИ 14 (фиг.4), попадают на вход установки нуля R и-разрядного регистра 16 (фиг.4) и устанавливают все его разряды в состояние логического "0", что показано стрелками между позициями 88 и 89 (фиг.б). Состояние выходов (импульс 89, фиг ° 6) и-разрядного регистра 16 (фиг.4) изменяется по положительному фронту импульсов 86 (фиг.б), вырабатываемых элементом ИЛИ-НЕ 15 (фиг,4), что характеризуется стрелками между позициями 86 и 89 (фиг.б).

Взаимосвязь появления сигналов "1" (импульс 84, фиг.б) и "0" (импульс 87, фиг.б) с состоянием выходов и-разрядного регистра 16 (фиг.4), обусловленная анализом в блоке 4 обработки виl5

f 464183 деосигнала (фиг. 1), показана стрелками между позициями 89, 84 и 89, 88 (фиг.б}.

Входной видеосигнал (импульс 90, фиг.б), пройдя через n"ðàýðÿäíûé регистр 16.(фиг.4) и претерпев изменения в результате анализа окрестности (фиг. 13} сканирующей апертуры (фиг.1?) описанным образом; преобразуется на последнем выходе этого регистра в видеосигнал (импульс 91, фиг.б), Блок 4 обработки видеосигнала (фиг.i) работает следующим образом.

При лог. ".1" на всех входах первой

92 (фиг.7), второй 93, третьей 94 и четвертой 95 групп входов блока на выходах второго 25, третьего 26, четвертого 27 и пятого: 28 элементов И формируются потенциалы логической "1",20 а на выходах второго 31, третьего 32, четвертого 33 и пятого 34 элементов

ИЛИ-НŠ— потенциалы логического "0".

Это приводит к появлению на выходе шестого элемента И 29., т.е. на первом25 управляющем выходе 96 блока (единичном), потенциала логической "1", а на выходе седьмого элемента И 30, т.е. на втором упра.вляющем выходе 97 блока потенциала логического "0"„

При логическом 0" на всех входах первой 92, второй 93, третьей 94 и .четвертой 95 групп входов блока на выходах второго ?5, третьего 26, четвертого 27 и пятого 28 элементов И формируются потенциалы логического

"0", а на выходах второго 3 1, третьего 32, четвертого 33 и пятого 34 элементов ИЛИ-НК вЂ” потенциал логического 1 . Это приводит к появлению на 40 выходе шестого элемента И 29, т.е. на первом уцравляющеь выходе блока (единичном) потенциала логического

"0" а на выходе седьмого элемента !

И 30,, т.е. на втором управляющем вы-. ходе 97 блцка (нулевом) — потенциала логического "1", Пусть, например, на перром входе первой группы входов 92 блока присут>! ствует потенциал логического 0 а на остальных входах первой 92, второй 93, третьей 94 и четвертой 95 групп входов блока — потенциал логической "1 . Тогда на выходах второго

25 и третьего 26 элементов И формируются потенциалы лог, "0">, на выходах четвертого 27 и пятого 28 элементов

>! . >!

И вЂ” по т = нциалы по гич е скон l, а на выходах в г ор о го 3 1, третьего 3 2, четвертого 33 и пятого 34 элементов

ИЛИ-НŠ— потенциалы логического "0".

Это приводит к появлению на выходах шестого 29, т.е. на первом управляющем выходе 96 блока (единичном), и седьмого 30, т.е. на втором управляющем выходе 97 блока (нулевом), элементов И потенциалов логического "0".

Таким образом, наличие логического

"0" хотя бы на одном из 2 (n + m) — 4 входов первои 92, второй 93, третьей

94 или четвертой 95 групп входов блока даже при логической "1" на всех остальных входах запрещает формирование сигналов "1" и "0" на управляющих выходах 96 и 97 блока.

Пусть, например, на первом входе первой группы 92 входсв блока присутствует потенциал логической "1", а на остальных входах первой 92, второй 93„ третьей 94 и четвертой 95 групп входов блока — г::отенциал логического "0". Тогда на выходах второго 25, третьего 26 четвертого 27 и пятого 28 элементов И формируются потенциалы логического 0", на выходах второго 31 и третьего 32 элементов

ИЛИ-HE — потенциал логического "0", а на выходах четвертого 33 и пятого

34 элементов ИЛИ-НŠ— потенциалы логической " 1" ° Это приводит к появлению на выходах шестого 29, т.е. на первом управляющем выходе 96 блока (единичном), седьмого 30, т.е. и на втором управляющем выл:оде 97 блока (нулевом), элементов И потенциалов логического "0". Таким образом, наличие логической "1" хотя бы на одном из 2 (n + m) — 4 входов первой 92, второй 93, третьей 94 или четвертой

95 групп входов блока даже при логическом "0" на всех остальных входах запрещает формирование сигналов "1" и "0" на управляющих выходах 96 и 97 блока.

При рассмотрении работы блока 5 кадровой задержки (фиг,1) дополни=. тельно будем пользоваться временной диаграммой его работы (фиг,9), где

98 — импульс на первом 99 (фиг.8) тактовом вхоце блока;

100 — импульс на втором 101 (фиг.8) тактовом вхоце блока;

102 — импульсы на третьем 103 (фиг,8) тактовом входе блока

104 — импульсы на четвертом 105 (фиг.8) тактовом входе блоКР

18

17

1464183

106 — информация на выходах второго (P-разрядного) счетчика 38 импульсов (фиг.8), 107 — информация на выходах второ5

ro (К-разрядного) шифратора

40 (фиг.8);

108 — информация на выходах третьего (К-разрядного) счетчика 39 импульсов (фиг.8); 10

109 — информация на адресных входах второго блока ОЗУ 42 (фиг,8);

110 - выходной сигнал второго блока ОЗУ 42 (фиг.8); 15

111 — выходной сигнал четвертого

D-триггера 43 (фиг.8) или сигнал на выходе блока.

Блок 6 кадровой задержки (фиг.1) работает следующим образом.

Бинарный видеосигнал от текущего телевизионного кадра поступает с входа 112 (фиг.8) блока на информационный вход Р блока ОЗУ 42 и запоминается в нем. Цикл записи информации 25 в блок ОЗУ 42 определяется отрицательной частью инверсных импульсов, для получения которых входные импульсы ТЗ, поступающие по четвертому тактовому входу 105 блока, инвертируются шестым элементом НЕ 36. Адресация ячеек блока ОЗУ 42 по P младшим адресам производится вторым (Р-разрядным). счетчиком 38 импульсов,,а по К старшим адресам — К-разрядным сумматором

41, выходы суммы которого в цикле записи повторяют значения выходов

К-разрядного счетчика 39 импульсов.

Второй Р-разрядный счетчик 38 импульсов подсчитывает число импульсов ТЗ 40 в строке сканирования, а К-разрядный счетчик 39 импульсов число строчных синхроимпульсов в кадре. Таким образом, одному переключению К-разрядного счетчика 39 импульсов соответствуют

P переключений P-разрядного счетчика 38 импульсов. Для организации задержки видеосигнала на кадр перед каждым циклом записи текущей информации в какую-либо ячейку блока ОЗУ 42 производится цикл считывания из этой ячейки той информации, что была за| писана в нее в предыдущем кадре. Иэ этой информации D-триггер 43 формирует выходной видеосигнал, переписывая ее со своего D-входа на выход по положительному фронту инверсного сигнала Т1, для получения которого входные импульсы Т1, поступающие по чет- вертому тактовому входу блока, инвертируются пятым элементом 1!Е 35, Для организации сдвига видеоинформапии вверх на m строк разложения адрес ячейки блока ОЗУ 42, из которой читается в данный момент информация, A „, делается на величину m р большим адреса ячейки A „,в которую производится запись, т. е. А ит = A зо + m p

Поскольку

A» = 3 P + где j — номер текущей строки телевизионной развертки от начала кадра, j = 1, 2, ..., k; номер текущего элемента разложения по j-й строке, 2, ..., р; р — число элементов разложения по строке

k — - число строк разложения в кадре, то А„, = (j + m) р + i. Отсюда следует, что для получения адреса ячейки, из которой в текущий момент времени должна читаться информация, надо номер текущей строки сканирования, которому соответствует содержимое

К вЂ разрядно счетчика 39 импульсов, увеличить на величину m, Для каждого цикла чтения блока ОЗУ 42, определяемого положительной частью инверсных импульсов ТЗ, число m вырабатывается

К-разрядным шифратором 40, а число

+ m — К-разрядным сумматором 4 1.

В фазе записи К-разрядный шифратор 40 формирует на своих выходах код числа ноль. В качестве К-разрядного шифратора 40 может быть применено любое стандартное К-разрядное ПЗУ с числом слов, равным либо большим двух. При этом младший адресный вход этого ПЗУ соответствует входу D К-разрядного шифратора 40 (при объеме ПЗУ, большем двух, его остальные адресные входы должны быть подключены к потенциалу логического "0"), а его выходы — к выходам К-разрядного шифратора 40.

Входы выбора и чтения ПЗУ прп этом должны быть подключены к потенциалам

:логической "1" или логического "О" таким образом, чтобы ПЗУ было выбрано и находилось постоянно в цикле чтения. Информация, записанная в ПЗУ, должна соответствовать: по нулевому адресу — числу ноль, по первому адресу — числу m, а по остальным адресам (если таковые есть) она может бьггь произвольной.

1464183

Кадровые синхронизирующие импульсы, поступающие с первого (фиг.8) тактового входа 99 блока устанавливают в нулевое состояние К-разрядный счетчик 39 импульсов (фиг,8), который с этого момента начинает счет ССИ 100 (фиг.9), приходящих на. второй (фиг.8) тактовый вход 101 блока, что показано стрелкой между позициями 100 и 108 10 (фиг.9). Одновременно каждый из ССИ устанавливает в нулевое состояние первый Р-разрядный счетчик 38 импульсов (фиг.8) и через седьмой элемент И 37—

D-триггер 43 (импульсы 106 и 111„ 15 фиг.9). Тактовые импульсы ТЗ (импульс 102, фиг.9), приходящие по третьему 103 (фиг ° 8) тактовому входу блока, считаются (Р-разрядным) счетчиком 38 импульсов (фиг.8). В положи- 2Q тельной части периода импульсов Т

К-разрядный шифратор 40 (фиг,8) выра" батывает код числа ноль, а в отрицательной части — код числа m (импульс l07 фиг.9). Выходные коды I(-разрядного шифратора 40 (фиг.8) и К-разрядного счетчика 39 импульсов суммируются К-разрядным сумматором 41, значения выходов суммы которого в совокупности со значениями выходов первого 30

Р-разрядного счетчика 38 образуют адрес обращения ОЗУ 42 (импульс 109, фиг.9). Состояние выхода ОЗУ 42 (фиг.8) в фазе чтения (импульс 110, фиг.9), определяемой отрицательной частью периода импуль ов Т (импульс

104, фиг.9), зависит от той информации, которая была записана в нем в предыдущем кадре, но в фазе записи, определяемой положительной частью пе- 40 риода импульсов Т, оно всегда соответствует логической "1". Взаимосвязь состояний второго P-разрядного счетчика 39 (фиг.8) К-разрядного шифратора 40, адресных входов ОЗУ 42 и выхо- 4g да последнего с различными фазами импульсов. показана стрелками между позициями импульсов 104, 106„ 107"110 (фиг,9), Сигнал с выхода ОЗУ 42 (фиг.8) по- 50 ступает на информационный вход Dтриггера 43, который тактируется через пятый элемент НЕ 35 инверсными импульсами Т1. По положительному фронту этих импульсов, т.е. отрицательному имг:ульсу 102 (фиг.9), информация с входа D-триггера 43 (фиг.8) переписывается (показано стрелкой между поэиция ж 10? и l11 (фиг,9)) на его выход и поступает на информационный выход 11.3 (фиг.8) блока.

При рассмотрении работы блока счета объектов 6 (фиг.1) будем дополнительно пользоваться временной диаграммой его работы (фиг.11), где где 1l4 — импульс на первом 115 (фиг.10) тактовом входе . блока;

116 — импульс на втором 117 (фиг.10) тактовом входе блока;

118 — импульс на третьем 119 (фиг.10) тактовом входе блока;

120 — информация на выходах третьего Р-разрядного счетчика импульсов 47 (фиг.10), 121 — выходной сигнал третьего блока ОЗУ 49 (фиг.10);

122 — выходной сигнал пятого Dтриггера 50 (фиг.10);

123 — видеосигнал на входе 124 (фиг.lO) блока;

125 — сигнал на выходе восьмого элемента И 51 (фиг.iO) или сигнал на вычитающем входе

L-разрядного счетчика числа .объектов 48 (фиг.10);

126 — информация на выходах Lразрядного счетчика 48 числа объектов (фиг.10) или информация на выходе 127 (фиг.10) кода числа объектов блока.

Блок 6 счета объектов (фиг.1) работает следующим образом.

Третий Р-разрядный счетчик 47 импульсов (фиг. 10) ОЗУ 49 и D-триггер

50 образуют в совокупности линию задержки входного видеосигнала, поступающего по информационному входу 124 блока, на время одной строки скани- рования . Синхронизация работы стр линии задержки осуществляется тактовыми сигналами ССИ, Тl и ТЗ, поступающими соответственно по первому 115, второму 117 и третьему 119 тактовым входам блока. Как и для описанных линий задержек, принцип действия данной линии задержки основывается на том, что, если в каждой строке сканирования видеосигнал записывать в память, но перед каждем циклом записи читать из памяти ту информацию, которая была эапйсана в ней ранее, т.е. в предыдущей строке, то на выходе памяти будет формироваться видеосигнал, sa21

22

1464183 держанный относительно данного на время одной строки сканирования.

Входной видеосигнал, поступая с информационного входа 124 блока на ин5 формационный вход D ОЗУ 49, записывается в него в отрицательной части периода инверсных импульсов ТЗ, определяющих фазу записи для этого блока и получаемых с выхода третьего эле-.. 1п мента НЕ 46. Адрес ячейки ОЗУ 49, к которой организуется обращение в текущий момент времени развертки, формируется P-разрядным счетчиком 47 импульсов, подсчитывающим число им- 15 пульсов ТЗ в строке, ставя, таким образом, в соответствие каждому импульсу ТЗ определенный адрес ОЗУ 49.

При обращении к какой-либо ячейке последнего каждой фазе записи пред- 20 шествует .фаза чтения, определяемая положительной частью периода инверсных импульсов ТЗ, в которой из этой, ячейки читается информация, записанная в нее в предыдущей строке ска- 25 нирования. Из этой информации D-триг"

rep 50 формирует задержанный на строку видеосигнал, переписывая ее значения со своего D-входа на выход Q по положительному фронту инверсных импульсов Т1, получаемых с выхода восьмого элемента ИЕ 44. Восьмой элемент И 51 формирует сигналы совпаде-, ния задержанного на строку видеосиг-. нала с входным видеосигналом, соот.ветствующим числу С, и подает их на вычитающий вход L-разрядного счетчиisa числа объектов. Поскольку на .суммирующий вход этого счетчика поступает входной видеосигнал с числом им-40 пульсов, соответствующим П, то в любой момент времени содержимое L-разрядного счетчика числа объектов всегда равно разности П-С, т.е. числу К всех объектов в кадре. Код числа объектов с выхсдов К-разрядного счет1чика числа объектов поступает для дальнейшей обработки на выходную шину кода числа объектов блока.

Импульсы ССИ 114 (фиг.11) устаиав- О ливают в нулевое состояние третий

Р-разрядный счетчик 47 импульсов (фиг.10) и через девятый элемент

НЕ 45 D-триггер 50 (импульсы 120 и

122, фиг.11}..Импульсы ТЗ счйтаются . четвертым P-разрядным счетчиком 47 импульсов (фиг.10), формирующим адрес для ОЗУ. Состояние выхода этого блока (импульс 121, фиг.1) B фазе чтения, определяемой отрицательной частью периода импульсов ТЗ 118 (фиг.11), зависит от той информации, что была записана в нем в предыдущей строке, но в фазе записи, определяемой положительной частью периода импульсов

ТЗ 118 (фиг.11), оно всегда соответствует логической "1". Взаимосвязь состояний P-разрядного счетчика 47 импульсов (фиг.10) и выхода ОЗУ с различными фазами импульсов ТЗ показана стрелками между позициями 118, 120 и 121 (фиг.11) .

Сигнал 121 (фиг.11) с выхода ОЗУ

49 (фиг. 10) переписывается на выход

D-триггера 50 по положительному фронту инверсных импульсов Т1, т.е. по отрицательному импульсов Т1 116 (фиг.11), что показано стрелкой между позициями 116 и 122. Пусть вид задержанного на строку видеосигнала на выходе 0-триггера 50 (фиг.10) соответствует приведенному в 122 (фиг. 11) а вид входного видеосигнала по текущей строке — приведенному в 123. Тогда пятый элемент И 51 (фиг.10) вьщеляет сигнал их совпадения, вид которого соответствует приведенному в

125 (фиг.11). Суммируя импульсы входного видеосигнала 123 (фиг.11) и вычитая импульсы совпадения входного видеосигнала с задержанным на строку, пятый (L-разрядный) счетчик 48 числа объектов (фиг.10) изменяет свое со-. держимое так, как показано в 126 (фиг.11), что характеризуется стрелками между позициями 12), 126 и 125, 126 соответственно (фиг. 11).

Сравнение исходного изображения топологии полупроводникового кристалла транзистора (фиг.14} с преобразованным (фиг.16) показывает, что в результате работу устройства обеспечено преобразование изображения с корректировкой дефектов изображения, устранением смещения изображения н обеспечением правильного счета числа селектируемых объектов.

Таблица на фиг.16 показывает, что число селектируемых объектов равно двум..(81-79), т.е. дает верный результат.

Формула изобретения

Устройство для селекции изображений объектов, содержащее блок обра-: ботки видеосигнала, блок -чета изоб1464183

24 ражений объектов, выход которого является первым информационным выходом устройства, и блоки строчной задержки, о т л и ч а ю щ е е с я тем„ что, с целью повышения точности уст5 ройства, в него введены блок синхронизации, блок кадровой задержки и m блоков преобразования видеосигнала, выходы первого из которых подключены к первой группе входов блока обработки видеосигнала, первые выходы блоков преобразования видеосигнала, кроме первого и последнего, подключены к второй группе входов блока обработки видеосигнала, а и-е выходы данных блоков подключены к третьей группе входов блока обработки видеосигнала, выходы m-ro блока преобразования видеосигнала подключены к четвертой группе входов блока обработки видеосигнала, и-е выходы блоков преобразования видеосигиала подключены к.информационным входам блоков строчной задержки, где m — число строк считы- 25 вающей апертуры, .à n — число столбцов считывающей апертуры, информационный вход первого блока преобразования видеосигчала является информационным входом устроиства, кадровый синхронизирующий вход блока кадровой задержки является кадровым синхронизирующим входом устроиства, а строч . ный синхронизирующий вход и строчный тактовык вход блока синхронизации являются строчным синхронизирующим и

35 ,строчным тактовым входами устройства, первый, второй и третий тактовые выходы блока синхронизации соединены с, первым, вторым и третьим тактовыми входами блоков преобразования видеосигнала, а первый и третий выходы соединены с первым и третьим тактовыми входами блоков строчной задержки„ блока кадровой задержки и блока счета объектов, строчные синхронизирующие входы данных блоков и блоков преобразования видеосигнала соединены со строчным синхронизирующим входом блока синхронизации, информационный вход

50 блока кадровой задержки соединен с информационным выходом m-го блока строчной задержки, а информационный выход блока кадровой эацержки является вторым информационным выходом уст 55 ройства и подключен к информационному входу блока счета объектов, единичный и нулевой входы первого блока преобразования видеосигнала соединены с одноименными входами других блоков преобразования видеосигнала и подключены к одноименным выходам блока обработки видеосигнала.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, чтб блок синхронизации содержит первый и второй Dтриггеры, элемент HE и элемент И, причем S-вход первого D-триггера является строчным синхронизирующим входом блока и соединен с R-входом второго D-триггера, выход которого является вторым выходом блока, а вход С этого триггера является строчным таКтовым входом блока и соединен с входом элемента НЕ, выход которого соединен с С-входом первого D-триггера, Я-выход которого является первым такToBbIM выходом блока, à Q-âûõoä первого D-триггера соединен с D-входом этого триггера и первым входом элемента И, второй вход которого подключен к Q-выходу и D-входу второго

D-триггера, а выход элемента И явля,ется третьим выходом блока.

3, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок преобразования видеосигнала содержит первый, второй и третий элементы И, элементы

ИЛИ, элемент ИЛИ-НЕ и регистр, выходы которого являются вь;ходами блока, ийформационные входы параллельного ввода информации в регистр подключены к шине логической единицы, информационный вход последовательного ввода информации в и разрядный регистр является информационным входом блока, вход управления режимом работы и-разрядного регистра подключен к выходу элемента ИЛИ-НЕ, а вход установки нуля и-разрядного регистра подключен к выходу элемента ИЛИ, первый вход которого является строчным синхронизирующим входом блока, а второй вход соединен с выходом первого элемента

И, первый вход которого является нулевым входом блока, а второй является вторым тактовым входом блока и соединен с первым входом второго элемента

И, второй вход которого является единичным входом блока, а выход соединен с вторым входом третьего элемента И, первый вход которого является первым тактовым входом блока, а выход соединен с первым входом элемента

ИЛИ-НЕ,, второй вход которого является третьим тактовым входом блока, 1464183

26

4. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок кадровой задержки содержит первый, второй и. третий элементы НЕ, первый и второй счетчик импульсов, шифратор, сумматор, элемент памяти и D-триггер, вход первого элемента НЕ является первым тактовым входом блока, причем вход второго элемента НЕ является третьим 1Q тактовым входом блока, а его выход соединен с входом запись/чтение элемента памяти, с суммирующим входом первого счетчика и с 9-входом шифратора, выходы которого подключены к 15 второй группе входов сумматора, выходы которого подключены к старшим адресным входам элемента памяти, а первая группа входов сумматора подключена к выходам второго счетчика, вход 20 установки нуля которого является кадровым синхрониэирующим входом блока; а суммирующий вход является строчным синхронизирующим входом блока и соединен с входом третьего элемента НЕ 25 и входом установки нуля первого счетчика, выходы которого подключены к младшим адресным входам элемента памяти, информационный вход которого является информационным входом блока,30 а выход соединен с D-входом 9-триггера, (-выход которого является информационным входом блока, R-вход . 9триггера соединен с выходом третьего элемента НЕ, С-вход D- pyrrepa coeds-З нен с выходом первого элемента НЕ.

5. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок обработки видеосигнапа содержит первьп, второй, третий, четвертый, пятый и шестой элементы,И, первый, второй, третий, четвертый элементы ИЛИ-НЕ, причем входы одноименных элементов И и ИЛИНЕ объединены и подключены к группам входов блока, так что входы первых элементов И и ИЛИ-НЕ подключены к первой группе входов блока, входы вторых элементов И и ИЛИ-НŠ— к второй группе входов блока, входы третьих элементов И и ИЛИ-HE подключены к третьей группе входов блока, а входы четвертых элементов И.и ИЛИ-НЕ подключены к четвертой группе входов блока, первые входы первого и третьего элементов И объединены и подключены к первому входу первой группы входов блока, последние входы третьего и четвертого элементов И объединены и подключены к последнему входу последней группы входов блока, последний вход второго И и первый вход четвертого И объединены и подключены к первому входу четвертой группы входов блока, последний вход первого И, первый вход первого И и первый вход третьего И объединены и подключены.к последнему входу первой группы входов блоКа, выходы первого, второго, третьего и четвертого элементов И соединены с входами пятого элемента И, а выходы первого, второго, третьего и четвертого элементов ИЛИ-HE соединены с входами шестого элемента И, выходы пятого и шестого элементов И являются выходами блока.

1464183

1464183

14Ü4 183!

464 !83

1464183

° а ° б

° ° б

° ° °

° ° °

1464183

67

66 64 ц

1464183

Qo - с-4 4 1>с-t>A% ы мъем н тс сзсзрсзвоосъt

Ch с - - q y-e we t м ъ ьи е|ъ w нъ чсъсзсьс с>съсъср »

Составитель И.Голенищев

Техред М.Ходанич Корректор И.Муска

Редактор А.Ворович

Заказ 827/53 Тираж 667 Подписное

ВНИИПИ ГосУдарственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж"35, Раушская наб., д. 4/5

П оизводственно-издательский комбинат Патент", г. Ужгород, ул. Гагарина, 1 1

101 роизв