Измеритель девиации частоты

 

Изобретение относится к электроизмерительной технике. Цель изобретения - повышение точности и быстродействия измерителя девиации. Делитель на два 6 входного сигнала уменьшает погрешность,, вызванную неравенством нулю порога срабатывания формирователя 2. Коммутаторы 1, 17, частотомер 4, счетчики 11, 13, блоки сравнения 14-16 кодов обеспечивают измерение максимального периода ЧМ сигнала при сравнении всех без исключения периодов Ч1-1 сигнала и точное значение частот модулирующего сигнала и промежуточной частоты. Вычислительное устройство 19 производит вычисление пикового значения девиации и управляет совместно с блоком управления 3 работой устройства. 1 з.п. ф-лы, 1 ил.

СОЮЗ ССВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ HQMHTET

flO ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГННТ СССР

„.ЯО„„1465799 И (59 4 G 01 R 23/00

21) 4210252/24-21

22) 16.03.87

{46) 15,03.89. Бюл. Р 10 (72) В.В.Бабкин, А.И,Колбасин и Н.М.Тураш (53) 621.317(088.8) (56) Авторское свидетельство СССР

У 575578, кл. G 01 R 23/00, 1976. (54) ИЗМЕРИТЕЛЬ ДЕВИАЦИИ ЧАСТОТЫ (57) Изобретение относится к электроизмерительной технике. Цель изобретения - повышение точности и быстродействия измерителя девиации.

Делитель на два 6 входного сигнала уменьшает погрешность, вызванЪ ную неравенством нулю порога срабатывания Аормирователя 2. Коммутаторы 1, 17, частотомер 4, счетчики 11, 13, блоки сравнения 14-16 кодов обеспечивают измерение максимального периода ЧМ сигнала при сравнении всех без исключения периодов ЧМ сигнала и точное значение частот модулирующего сигнала и про.межуточной частоты. Вычислительное устройство 19 производит вычисление пикового значения девиации и управляет совместно с блоком управления

3 работой устройства. 1 з.п. ф-лы, ил

1465799

Изобретение относится к радиоизмерительной технике и предназначено для измерения девиации частоты.

Целью изобретения является повы5 шение точности и быстродействия измерителя девиации частоты..

На чертеже представлена структурная схема измерителя девиации частоты.

19

Измеритель девиации частоты содержит коммутатор 1, формирователь

2, блок 3 управления, частотомер 4, генератор 5 опорной частоты, делитель 6 на два, инвертор 7, ключи 8, 9, регистр 10, счетчики 11, 12,регистр 13, блоки 14-16 сравнения кодов, коммутатор 17, буферныи регистр 18.

Блок 3 управления содержит вычис- лительный блок 19, дешифратор 20„ триггер 21, одновибраторы 22-24, элементы 25-27 задержки, элементы

ИЛИ 28, 29.

Вход формирователя 2 является первым входом измерителя, вторым входом которого является первый вход первого коммутатора 1, первый выход блока 3 управления подключен

1к первым входам регистров 10 и 13, 1 выход генератора 5 опорной частоты подключен к входам ключей 8, 9 выход формирователя 2 подключен к второму входу первого коммутатора 1 и входу делчтеля 6 на два, выход которого подключен к входу инвертора

7, первому входу блока 3 управления и второму входу ключа 9, выход инвертора 7 подключен к второму входу ключа 8 и второму входу блока 3 управления, выход ключа 9 подключен к первому входу счетчика 12, второй вход которого подключен к пятому выходу блока 3 управления, второй выход которого подключен к второму входу счетчика 11, первый вход которого подключен к выходу ключа 8, информационные выходы счетчика 12 подключены к первым информационным входам блока 15 сравнения кодов и

50 информационным входам регистра 13,. информационные выходы которого опключены к вторым информационным входам коммутатора 17, втсрым информа= ционным входам блока 16 сравнения кодов и вторым информационным входам

55 блока 15 сравнения кодов, выход кото- рого подключен к второму входу ре-гистра 13, информационные выходы счетчика 11 подключены к вторым информационным входам блока 14 сравнения и информационным входам регистра 10 информационные выходы которого подключены к вторым информационным входам блока 16 сравнения кодов, вторым входам коммутатора 17 и первым входам блока 14 сравнения кодов, выход которого подключен к второму входу регистра 10, вход блока

15 сравнения подключен к четвертому выходу блока 3 управления, третий. выход которого подключен к входу блока 14 сравнения, выход блока 16 сравнения кодов подключен к управляющему входу коммутатора 17, информацион— ные выходы которого подключены к информационным входам буферного регистра 18, первый, второй и третий управляющие входы которого подключены соответственно к первому, шес-. .тому, седьмому выходам блока 3 управления, восьмой выход которого подключен к второму входу коммутатора

1, выход которого подключен к входу частотомера 4. Вход дешифратора 20 блока 3 управления подключен к ад ресным выходам вычислительного блока (ЭВМ) 19, информационные входы которого подключены к выходу буферного регистра 18 и частотомера 4.

Выходы дешифратора 20, элемента

ИЛИ 29, одновибратора 23, одновибратора 22, элемента ИЛИ 28, одновибра,тора 24, элемента 25 задержки и триггера 21 являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым выходами блока 3 управления, первый выход дешифратора 20 подключен к первому входу триггер 21, второй выход дешифратора 20 подключен к второму входу триггера 21, первым входам элементов ИЛИ 28 и 29„ третий выход дешифратора 20 подключен к входу одновибратора 24 и входу элемента 25 задержки, выход одновибратора 22 через элемент 26 задержки подключен к второму входу элемента

ИЛИ 28, выход одновибратора 23 через элемент 27 задержки подключен к второму входу элемента ИЛИ 29.

Структурная схема ЭВИ вЂ” типовая (например, "Электроника ДЗ-28"). Буферный регистр 18, имеющий три устоичивых состояния (О, 1 и высокии выходной пмпеданс), обеспечивает подключение на общую шину ввода ин1465799

45

Ng. („„,) 1,.(Т,„), 55 где n = О, 1, 2,...;

М „ (Т„„„„ ) †максимальн значение четных периодов ПЧ,храформации в ЭВМ двух источников информации — частотомера 4 и коммутатора 17. Дешифратор 20, одновибратор 24 и элемент 25 задержки обе5 спечивают формирование временной диаграммы управления буферным регистром 18 по кодам адресной магистрали ЭВМ.

Устройство работает следующим об- 10 разом.

По адресным шинам ЭВМ 19 выдается код, который, поступая в блок 3 управления на входы дешифратора 20, обеспечивает появление на втором выходе дешифратора 20 сигнала, устанавливающего все узлы в измерителе в исходное состояние,.По окончании этого сигнала измеритель осуществляет измерение максимального значения периода ПЧ (Т„„ ) и промежуточную частоту (Е„„) .

На вход коммутатора 1 с выхода триггера 21 блока 3 управления поступает сигнал, разрешающий прохожде- 25 ние на вход частотомера 4 промежуточ,ной частоты, значение которой с выхода частотомера 4 передается в

3ВМ 19 и хранится в памяти, Частотно-модулированный сигнал промежуточной частоты в формирователе 2 преобразуется в прямоугольные импульсы с сохранением закона модуляции и поступает на вход делителя 6 на два, который обеспечивает

35 выделение четных и нечетных периодов ПЧ. Четные периоды, поступая на вход ключа 9, открывают его, на второй его вход с генератора 5 опорной частоты поступает опорная частота.

На выходе ключа 9 получаем четные, модулированные по длительности периоды ПЧ, которые в счетчике 12 преобразуются в цифровой код, который поступает на первые информа-. ционные входы блока 15 сравнения кодов, на вторые информационные входы которого поступает код, записан-. ный в регистре 13. На управляющий вход блока 15 сравнения с выхода

50 одновибратора 22 поступает импульс, вырабатываемый по концу четного периода ПЧ и появляющийся на выходе блока 15 сравнения в случае, если нящихся в первом регистре;

N,„(Т „) — текущее значение четных периодов ПЧ, выдаваемое первым счетчиком, и осуществляет запись в регистр

13 данного значения.

Затем импульс, вырабатываемый одновибратором 22, задерживается элементом 26 задержки (на время, достаточное для записи в регистр 13) и поступает через элемент ИЛИ 28 на второй вход счетчика 12,устанавливая его в начальное состояние, и измерения повторяются.

Нечетные периоды с выхода инвертора 7, поступая на вход ключа 8, открывают его. На другой вход ключа

8 с. генератора 5 опорной частоты поступает опорная частота. На выходе. ключа 8 получаем нечетные, модулированные по длительности периоды ПЧ, которые в счетчике 11 преобразуются в цифровой код, который поступает на первые информационные входы блока

14 сравнения кодов, на вторые информационные входы которого поступает кол, записанный в регистре 10. На управляющий вход блока 14 сравнения кодов с выхода одновибратора 23 поступает импульс, вырабатываемый по концу нечетного периода ПЧ, который появляется на выходе блока 14 сравнения в случае, если где n=0,1,2...,;

N . (Т„., ) — максимальное значение нечетных периодов ПЧ, хранящихся во втором регистре; (т „,,) — текущее значение нечетных периодов ПЧ, выдаваемое вторым счетчиком, и осуществляется запись в регистр данного значения, Затем импульс, вырабатываемый одновибратором 23, задерживается элементом 26 задержки (на время, достаточное для записи в регистр 10) и поступает через элемент ИЛИ 29 на второй вход счетчика 11, устанавливая его в начальное состояние, и измерения повторяются. Значения кодов, хранящихся в регистрах 10, 13, поступают на входы .коммутатора 17 и .блока 16 сравнения, где сравниваются,, в результате чего на выходе блока 1б сравнения появляется сигнал, подключающий на выход коммутатора 17 максимальное значение периода ПЧ (Т„„,„,).

По адресным шинам "-.BN 19 выда-ется код, который, поступая в блок

1 управления на входы дешифратара

20, обеспечивает появление на третьем его выходе сигнала, пс переднему фронту которого сцнсвибратср

24 выделяет импульс,, лереписываюший значение Т „,. в буферный регистр

18. Сигнал с третьего выхода дешифратора 20, задержанный элементом

25 задержки на время записи Т,„, в буферный регистр 18, поступает на третий управ. яющий вход буферного регистра 18,обеспечивая считывaíèå значения Т „„, в память ЭВМ.

Затем по адресным шинам ЭВМ 19 выдается кад. который об>еспечивает переключение в блоке 3 управления триггера 21 в единичное состояние, сигнал с выхода которого, поступая на второй вход коммутатора 1, подклю-чает на вход частотомера 4 модулирующую частоту F, которая измеряется им и выдается в память ЭВИ 19.

В 3BN 19 пиковое значение девиации вычисляется пс формуле где Т,, — максимальный период «И сигнала,, перенесенного на промежуточную частоту

Š— значение промежуточной пч частоты;;

F — частота модулирующега сигнала.

Введение в измеритель делителя позволяет существенно уменьшить погрешность, вызванную неравенствам нулю и нестабильностью порога срабатывания формирователя, поскольку величина периода сигнала (,в отличие ат полупериода) не зависит ат уровня срабатывания формирователя, Введение первого ксммутатора„частотомера и измерение значения толь--. ко Т „„ позволяет значительно точнее измерять пиковое значение девиации, так как: а) не происходит усреднения его относительно несущей частоты, как з"î имеет место при измерении его па значениям Т „ „,, и Т„ „; б) погрешность дискретности при измерении Т „ „, минимальна, так как Т „, больше остальных значений периодов «М сигнала; в) измерение частоты модуляции позволяет ввести поправку, связанную с усреднением мгновенной частоты за время измерения периода. Введение инвертара, второго ключа, второго счетчика, третьего блока сравнения, второго коммутатора и буферного регистра позволила минимум в два раза повысить быстродействие, так как осуществляется сравнение всех без исключения периодов ЧИ сигнала.

Формула изобретения

20 1. Измеритель девиации частоты, содержащий формирователь импульсов, генератор опорной частоты„ ключ, два регистра, счетчик, два биска сравнения кодов и блок управления, ?5 причем вход формирователя соединен с первым входом измерителя, первый выход блока управления подключен к первым входам регистров, выход генератора опорной частоты подключен к

Зо первому входу первого ключа, выход которого подключен к первому входу первого счетчика, второй вход которого подключен к второму выходу блока управления„ информационные выходы первого счетчика подключены к инД5 формационным входам первого регистра и первым информационным входам первого блок-. сравнения кодов, вторые информационные входы которого подключены к информационным выходам первого регистра, к второму входу которога подключен выход первого блока сравнения кодов, вход которого подключен. к третьему выходу блока управления, четвертый выход которого фб подключен к входу второго блока сравнения кодов, выход которого подключен к второму входу второго регистра„. информационные выходы которого подключены к первым входам второго

1„f ) блока сравнения, а т л и ч а ю щ и йс я тем, .что, с целью повышения точности и быстродействия измерителя, в него дополнительно введены частотамер, делитель на два, инвертар, второй ключ, второй счетчик, два коммутатора, третий блок сравнения .кодов, буферныи регистр, причем второй вход измерителя соединен с пер14б5799

Составитель В.Новоселов

Техред А.Кравчук Корректор М.Васильева

Редактор А.Маковская

Заказ 940/45 Тираж 711 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ. СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 вым входом первого коммутатора, второй вход которого подключен к восьмому выходу блока управления, выход формирователя подключен к третьему входу первого коммутатора и входу делителя на два, выход которого подключен к первому входу блока управ-, ления, второму входу второго ключа и входу инвертора, выход которот о подключен к второму входу блока управления и второму входу первого ключа, первый вход второго ключа подключен к выходу генератора опорной частоты, выход второго ключа подключен к первому входу второго счетчика, второй вход которого подключен к пятому выходу блока управления, информационные выходы второго счетчика подключены к вторым информационным входам второго блока сравнения и информационным входам второго регистра, информационные выходы которого;, подключены к первым информационным входам третьего блока сравнения кодов и первым входам второго коммутатора, информационные выходы первого регистра подключены к вторым информационным входам второго коммутатора и вторым информационным входам третьего блока сравнения кодов, выход которого подключен к управляющему входу второго коммутатора, информационные выходы которого подключены к информационным входам буферного регистра, первьй управляющий вход которого подключен к первому выходу блока управления, шестой выход которого подключен к второму управляющему входу буферного регистра, третий управляющий вход которого подключен к седьмому выходу блока управления, информационные входы блока управления соединены r. выходами буферного регистра и часто5 томера, вход буферного регистра подключен к выходу первого коммутатора.

2. Измеритель по п.1, о т л ич а ю шийся тем, что блок управления содержит вычислительный

10 блок, дешифратор, триггер, три одновибратора, три элемента задержки и два элемента ИЛИ, причем входы первого и второго одновибраторов и дешифратора являются соответственно

15 первыы, вторым и третьим входами блока уйравления, первый вход триггера подключен к первому выходу дешифратора, второй выход которого подключен к второму входу триггера, первым

20 входам элементов ИЛИ и первому выходу блока управления, выходы первого элемента- ИЛИ, первого одновибратора, второго одновибратора, второго элемента ИЛИ, третьего одновибрато25 ра, третьего элемента задержки и триггера соединены соответственно с вторьм, третьим, четвертым, пятым, шестью, седьмым и восьмым выходами блока управления, третий выход де3Q шифратора подключен к входам третьего одновибратора и третьего элемента задержки, выход первого одновибратора через первый элемент задержки соединен с вторым входом первого элемента ИЛИ выход второго одновибратора через второй элемент задержки соединен с вторым входом второго элемента- ИЛИ, вход дешифратора соединен с адресным выходом вычисли40 тельного блока, входы которого являются информационными входами блока управления.