Перемножающее устройство

 

Изобретение относится к электрическим вычислительным Устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повьшение точности и расширение функциональных . возможностей за счет обеспечения инверсии знака выходного сигнала и сложения с дополнительным сигналом-слагаемым . Перемножающее устройство содержит с первого по двенадцатый г масштабные резисторы 1-12, первый операционный усилитель 13, первый, второй и третий резисторы 14-16 смещения , источник напряжения 17, источ- ,ник напряжений смещения 18, баланси ровочный потенциометр 19, терморезистор -20, с первого по четвертьй усилительные транзисторы 21-24, первый и второй резисторы нагрузки 25 и 26, второй и третий операционные усилители 27 и 28, шину нулевого потенциала 29, входы 30 и 31 первого и второго сигналов-сомножителей, выход 32, первый и второй ограничительные диоды 33 и 34, с первого по шестой токоограничительные резисторы 35-40, вход 41 сигнала-слагаемого, подстроечный потенциометр 42, двухполюсный переключатель 43, однополюсный переключатель 44 о Работа устройства основана на использовании при перемножении метода переменной крутизны дифференциальной пары согласованных . усилительных транзисторов. 1 ил. i (Л сд 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

Al (19) (И) (5)) 4 С 06 (7/16

4ь

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬТИЯМ

ПРИ ГКНТ СССР (21) 4284065/24-24 (22) 13.07.87 (46) 15.03.89. Бюл. ¹ 10 (71) Ленинградский горный институт им. Г.В. Плеханова (72) В.B. Алексеев и М.А. Кашен (53) 681.335(088.8) (56) .Авторское свидетельство СССР № 1282163, кл. G 06 G 7/16, 1985

Авторское свидетельство СССР № 1168971, кл. G 06 G 7/16, 1983 ° (54) ПЕРЕРЛОЖАЮЦЕК УСТРОЙСТВО (57) Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повышение точности и расширение Аункциональных . возможностей за счет обеспечения инверсии знака выходного сигнала и сложения с дополнительным сигналом-слагаемым. Перемножающее устройство содержит с первого по двенадцатый масштабные резисторы 1- 12, первый операционный усилитель 13, первый, второй и третий резисторы 14-16 смещения, источник напряжения 17, источ.ник напряжений смещения 18, баланси ровочный потенциометр 19, терморезистор 20, с первого по четвертый усилительные транзисторы 2 1-24, первый и второй резисторы нагрузки 25 и 26, второй н третий операционные усилители 27 и 28, шину нулевого потенциала 29, входы 30 и 31 первого и второго сигналов-сомножителей, выход

32, первый и второй ограничительные диоды 33 и 34, с первого по шестой токоограничительные резисторы 35-40, вход 41 сигнала-слагаемого, подстроечный потенциометр 42, двухполюсный переключатель 43, однополюсный переключатель 44. Работа устройства основана на использовании при перемножении метода переменной крутизны дифференциальной пары согласованпых усилительных транзисторов. 1 ил.

1465896

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Целью изобретения является повышение точности и расширение функциональных возможностей за счет обеспечения инверсии знака выходного сиг нала и сложения с дополнительным сиг- 10 налом-слагаемым.

На чертеже изображена функциональная схема перемножающего устройства.

На чертеже обозначены с первого по двенадцатый масштабные резисторы 1-12,15 первый операционный усилитель 13, первый, второй и третий резисторы

14-16 смещения, источник 17 напряжения, источник 18 напряжений смещения, . балансировочный потенциометр 19, тер- 20 морезистор 20, с первого по четвертый усилительные транзисторы 21-24, пер» вый и второй резисторы 25 и 26 нагрузки, второй и третий операционные усилители 27 и 28, шина 29 нулевого потенциала, входы 30 и 31 первого и второго сигналов-сомножителей„ выход 32, первый и второй ограничительные диоды 33 и 34, с первого по шес- . той токоограничительные резисторы 35-40, вход 41 сигнала-слагаемого, подстроечный потенциометр 42, двух-! полюсныи переключатель 43, однополюс-. ный переключатель 44.

Перемножающее .устройство работает ,следующим образом.

Сигналом, подаваемым на вход 31 второго сигнала-сомножителя, изменяЕтся внутреннее сопротивление одного з пары первого и второго усилитель- 40 Ных транзисторов 21 и 22. Поэтому ток, поступающий в их эмитттерные це6и от преобразователя напряжение - ток, образованного первым операционным усилителем 13 совместно с мас- 45 итабными резисторами 1t-5, при подаче

На вход 30 первого сигнала-сомножи теля напряжения перераспределяется

Между первым и вторым усилительными транзисторами 21 и 22, а возникающий

Между их коллекторами дифференциальНый сигнал усиливается вторым операционным усилителем 27,. Так как коэф"

@ициент усиления дифференциального

Каскада, образованного первым и вто- 55 дым усилительными транзисторами 21

Й 22, зависит от величины выходного гока преобразователя напряжение—

Гок, задаваемого положительным напряжением на входе 30, то сигнал на выходе второго операционного усилителя 27 оказывается пропорциональным произведению сигналов на входах

30 и 31:

Ф.

Uex

+ . +

U8bl = K„iA =K((1зth.

2t}1 — --)= KU U

} &хг

+.4 4. где „, i,, U,„нормированные величины, ° + 1 причем

IoK где 1,„ — ток коллектора при отсутствии сигнала, — полное приращение тока коллектора, U2 пкЧт 1 нии (1) характеризует "пролезание" сигнала с второго входа 31 на выход

32.

Аналогично работает дифференциальный каскад, образованный третьим и четвертым усилительными транзисторами 23 и 24 совместно с вторым опе; рационным усилителем 27, с той разницей, что преобразователь напряжение - ток, образованный третьим операционным усилителем 28 совместно с масштабными .резисторами 8-12 выполнен так, что вырабатывает рабочий ок при отрицательной полярности игнала на первом входе 30, а базы и коллекторы усилительных транзисторов каскада включены в схеме так, что сигнал, поступающий на базы второго и четвертого усилительных транзисторов 22, 24 с входа 31, вызывает на выходе второго операционно-, го усилителя 27 сигнал, полярность где n — поправочный коэффициент с — тепловой потенциал, коэффициент передачи делителя, образованного вторым резистором 15 смещения, третьим токоограничительным резистором 37 и терморезистором 20, }} и}} — напряжения на входах 30 и

31, причем напряжение на входе 30 положительное.

Составляющая 2 Ь вЂ” — в выражеU 812

1465896 которого противоположна полярности сигнала, получаемого при рабочем токе дифференциального каскада, образованного первым и вторым усилительными транзисторами 21, 22, опреде5 ляемый выражением (при отрицательном напряжении на входе 30) (2) Так как первый и второй ограничительные диоды 33 и 34 устраняют нежелательное влияние положительного выходного напряжения на выходах третьего и первого операционных усилителей 28 и 27 на работу идентичных дифференциальных каскадов, осуществляемую в соответствии с выражениями (1), (2) только при одном направлении тока (рабочем), то на выходе второго операционного усилителя 27 фор- 25 мируется суммарный сигнал

° + ° х. »)выU =К i =K i th ††: — KU U .(3)

Вы»» А» в 2 в.» =, ("- . 1)

< (8) Ь .. » — »» g

7»

R 4g.

R4 ++R«

4 где R«â€”

42

С, » 0!.9—

Перемножающее устройство, содер45 жащее первый операционный усилитель, инвертирующий вход которого соединен с первым выводом первого масштабного резистора, второй вывод которого является входом сигнала-сомножителя устройства, между инвертирующим входом и выходом первого операционного усилителя включен второй масштабный резистор, неинвертнрующий вход первого операционного усилителя через третий масштабный резистор соединен с шиной нулевого потенциала, выход первого операционного усилителя подключен к первому выводу четвертого масштабного резистора, второй вывод (4) Ф

+ ° ° Пвх

U = -К i =-К (i th — — + вы» » Аz

»»+ 2th --- ) = — KU U

Пвхг

Заданная линейность характеристики обеспечивается подбором величин сопротивлений второго резистора 15 смещения, третьего токоограничивающего резистора 37 и терморезистора 20.

Подбор отношений величин второго, третьего, четвертого и шестого токоограничительных резисторов 36 37, 38,, 40 (К, Кв, К4, R ) позволяет выпол- нять умножение на алгебраическую сумму сигналов, т.е. обеспечивается введение сигналов обратных связей (это.важно при реализации замкнутых автоматических устройств) согласно выражениям:

»». »»(при К =К =oo, R< -R>, где R — c учетом термосопротивления 20), Vâ,û.ê „=K» V» (Vа,-Vî ) (S) при R<=R<=R», R = c

Кроме того, так как введены одновременно второй и шестой токоограничительные резисторы 36 и 40, влияющие на выходной сигнал только соответственно при U v 0 и U 0 и четвертый токоограничительный резистор

38, влияющий на выходное напряжение независимо от знака сигнала на первом входе 30, то возможно введение обратных связей с глубиной и знаком, установленными в зависимости от знака сигнала на первом входе 30 согласно выражению, т.е.

KV,(U +U.) при U» ) О, — KU» (U -U ) при U (0 (6) (2К =R, R,== ).

Двухполюсный переключатель 43 позволяет без снижения точности перемножения инвертировать выходной сигнал, т.е. осуществить умножение на -1 )во » КП» (0 +По ) (7)

Однополюсный переключатель 44 позволяет вводить сигналы обратной связи не только зависящие от первого сигнала-сомножителя, но и дополнительный сигнал-слагаемое:

Компенсация погрешности — смещение по входу 30 (систематическая погрешность) осуществляется с помощью подстроечного потенциометра 42, величина которого выбирается из условия сопротивление одиннадцатого масштабного резистора сопротивление подстроечного потенциометра 42; минимальный и максимальный коэффициенты передачи эмиттерного тока для данного типа согласованных пар усилительных транзисторов. формулаизобретения

1465896 которого соединен с пе рным выводом пятого масштабного резистора, второй вКВод которого подключен к неинверт рующему входу первого операционно5 го усилителя, первый, второй, трет и и четвертый усилительные транзис-т ры, эмиттеры первого и второго у илительных транзисторов подключены к аноду первого ограничительного д ода и к второму выводу четвертого м сштабного резистора„ коллекторы

II рвого и второго усилительных транэ сторов соответственно через перв и и второй резисторы нагрузки соед нены с выходом источника напряжен я, база первого усилительного транз стора соединена с первыми выводами ервого резистора смещения, первого второго токоограничительных резист ров, база второго усилительного транзистора соединена с первыми выводами второго резистора смещения, етьего и четвертого токоэграничитрлвных резисторов и с павой нетверTîão усилительного транзистора, эмиттер которого соединен с эмиттем третьего усилительного транзисора, база которого подключена к ервым выводам пятого и шестого ток ограничительных резисторсв и третьег резистора смещения, второй вывод к торого соединен с вторыми выводами и рвого и второго резисторов смеще-. н я и с шиной нулевого потенциала, в орые выводы первого и пятого токо- 35 о раничительных резисторсв подключен 1 соответственно к первому и вторсм р подвижным контактам балансировочнюго потенциаометра, второй вывод третьего токоограничительного резис- 4О тора соединен с первым выводом терморезистора, второй вывод которого является входом второго сигнала сомножителя устройства, вторые выводы в горогор четвертого и шестого токоо граничительных резисторов соединены между собой и являются входом сигнала-слагаемого устройства, второй операционный усилитель, между инвер-. тйрующим входом и выходом которого 50 включен шестой масштабный резистор, первый вывод седьмого масштабного резистора подключен к неинвертирующему входу второго операционного усилителя, выход которого является выходом устройства, источник напряжений смещения, к выходам которого подключены первый и второй выводы балансировочн ого потенциометра, общий выход источника напряжений смещения подключен к шине нулевого потенциала, третий операционный усилитель, инвертирующий вход которого соединен с первым выводом восьмого масштабного резистора, второй вывод которого соединен с шиной нулевого потенциала, между инвертирующим входом и выходом третьего операционного усилителя включен девятый масштабный резистор, неинвертирующий вход третьего операционного усилителя через десятый масштабный резистор соединен с вторым выводом первого масштабного резис гора, выход третьего операционного усилителя поцключен к первому выводу одиннадцатого масштабного резистора, первый вывод цвенадцатого масштабного резистора соединен с неннвертирующим входом третьего Операционного усилителя, катод первого ограничительного диода соединен с пиной нулевого потенциала и с катодом второго ограничительного диода, анод которого поцключен к эмиттеру третьего усилительного транзистора

9 о т л и ч а ю щ е е с я тем, что, с целью повышения точности и расширения функциональных возможностей за счет обеспечения инверсии знака выходного сигнала и сложения с дополнительным сигналом-слагаемым, в него введены подстроечный потенциометр, однополюсный и двухполюсный переключатели, причем коллектор пер=oro усилительного транзистора соединен с коллектором четвертого усилительного транзистора и с первым и . четвертым контактами двухполюсного перекгпочателя, коллектор второго усилительного транзистора подключен к коллектору третьего усилительного гранзистора и к второму и третьему кочтактам двухполюсного перекгпочатеJ,ÿ, первый и BTopoй переключающие контакты которого соединены соответственно с. инвертирующим и неинвертирующим входами второго операционного усилителя„ второй вывод седьмого масштабного резистсра подкгпочен к переключающему контакту однополюсного переключателя„ первый контакт goTOpoIo соединен с шиной нулевого потенциала, а второй Контакт подкгпочен к второму выводу второго токоограничительного резисторар к эмиттеру третьего усиг1ительного транзистора подключен IIOдвижный контакт подстроечного потенСоставитель 0.0траднов

Техред А.Кравчук

Корректор О.Кравцова

Редактор М.Келемеш

Тираж 667

Заказ 948/50

Подписное

ВНИКНИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина, 101

7 1465896 8 циометра, первый и второй выводы.ко" соответственно одиннадцатого и дветорого соединены с вторыми выводами надцатого масштабных резисторов.