Матричный коммутатор
Изобретение относится к матричным коммутаторам с запоминанием сигнала управления и может быть использовано в вычислительной -технике и технике связи. Целью изобретения является расширение функциональных возможностей устройства путем адаптации к изменяющимся пропускным способностям коммутируемых шин и учета приоритета коммутируемых шин. Коммутатор представляет собой коммутационную матрицу, состоящую из М вертикальных и N горизонтальньгх шин. В точках пересечения помещены ключевые транзисторы и два D-триггера. Устройство управления, которым оснащен коммутатор , выполнено на счетчиках и логических элементах. Организация прохождения сигналов по различным информационным шинам обеспечивает адаптацию к изменяющимся пропускным способностям коммутируемых шин абонентов и учет приоритета коммутируемых шин. 2 ил. O (/
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
ÄÄSUÄÄ 1465987 А 2
151) 4 Н 03 К 17/04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (61) !102038 (21) 4305629/24-21 (22) 24.06.87 (46) 15.03.89. Бюл. У 10 (72) M.Â. Буйневич, В. E. Кадулин и В.И.Куватов (53) 621 . 382 (088. 8) (56) Авторское свидетельство СССР
У 1102038, кл. Н 03 К 17/04, 21 ° 04.83. (5 4) МАТРИЧНЬЙ КОММУТАТОР (57) Изобретение относится к матричным коммутаторам с запоминанием сигнала управления и может быть использовано в вычислительной технике и технике связи. Целью изобретения является расширение функциональных возИзобретение относится к электронной коммутационной технике, в част,ности к матричным коммутаторам с запоминанием сигналов управления, и может быть использовано в вычислительной технике и технике связи для распределения потоков данных между абонентами сети (связи, ЭВМ).
Цель изобретения — расширение функциональных возможностей коммутатора за счет адаптации к изменяющиь ся пропускным способностям коммутируемых шин и учета приоритета коммутируемых шин.
На фиг. 1 и 2 представлены функциональные схемы устройства управле ния и коммутационной матрицы предлагаемого матричного коммутатора. можностей устройства путем адаптации к изменяющимся пропускным способностям коммутируемых шин и учета приоритета коммутируемых шин. Коммутатор представляет собой коммутационную матрицу, состоящую иэ M вертикальных и И горизонтальных шин. В точках пересечения помещены ключевые транзисторы и дна D-триггера. Устройство управления, которым оснащен коммутатор, выполнено на счетчиках и логических элементах. Организация прохождения сигналов по различным информационным шинам обеспечивает адаптацию к изменяющимся пропускным способностям коммутируемых шин абонентов и учет приоритета коммутируемых шин. 2 ил.
Матричный коммутатор содержит коммутационную матрицу 1, состоящую из
M вертикальных 2.и N горизонтальных
3 коммутируемых шин, в каждом перекрестьи которых помещен ключевой транзистор 4, соединенный с выходом
:Я второго D-триггера 5, вход С которого соединен с шиной 6 перезаписи, вход D соединен с выходом Я первого
D-триггера 7, вход С D-триггера 7 соединен с вертикальной управляющей шиной 8, вход D соединен с горизонтальной управляющей шиной 9, и устройство 10 управления, состоящее из
W шин 11 значений пропускной способности, где W — n-ый логарифм числа
М вертикальных коммутируемых шин 2 плюс единица, если логарифм — целое
1465987 число, и на единицу больше целой части логарифма в противном случае, К (1+1)-разрядных вы-.итаклцих счетчиков 12 по основанию и (например,на базе микросхем К155ИЕ7,, К155ИЕ6), 5 где К вЂ” частное от деления числа W шин 11 значений пропускной способности на разрядность счетчика, если частное — целое число, и на единицу больше целой части частного в противном случае, причем 4 шин 11 значений пропускной способности подключены и входам для предварительной за" . писи числа D0-01 К счетчиков 12, так что 1-я из W ..шин 11 подключена к входу DO 1-го счетчика 12, а М-я шина t.t,ïîäêëþ÷åía. ко входу Dl К-го счетчика 12, выход займа р -го () =1,K-1} советчика t2 подключен к вычитающему входу (Ч+1, -го счетчика
12, шины t3 разрешения предварительной записи, подключенной к входам С счетчиков . 12, служащим для разрешения .предварительной записи информации, поступающей на входы PO-Pl, ши-.
t l ны 14 установки счетчиков в 0, под ключенной,к входам В, счетчиков .1.2, 1I 11 служащим для установки их в 0 о, Ф2, служащим для установки их в 1 двухвходового.лргического элемента. И†HE t6 выход которого подктпочен к вычитающему входу первого счетчика 2, К (1+1)-входовых логических элеЗэ ментов ИЛИ-НК 17, к соответствуюшим, входам которых, подключены выходы g0-01 К счетчиков 12, К-входового логического элемента, И;НЕ t;8, к вхо дам которого подключены выходы K (1+1 )-входовых логических элементов ИЛИ-HP. t7 N двухвходовых логических элементов И 19,.выходы которых являются гаризонтальными управляющиМи шинами 9 а к одному из входов каждого подключен.-выход j<-входсщого логического элемента И-НЕ 18, И двухвходовых логических элементов И, О, И 0 выходы которых являются вертикаль59 ными управляющими шинами 8, N шин 21 опроса требований на коммутадию, каждая..1я (i=.Г Й) из которых под ключена к свободному входу i-годвух- входового логического элемента И 19, И шин 22 запроса на коммутацию, каждая j-я ()=Г,Я) из которых подключена к обоих входам j-го двухвходового логического элеменга И 20, М-входового логического элемента ИЛИ 23, к входам которого подключены И шин 22 запроса на коммутацию, а выход подключен к одному из входов двухвходового логического элемента И-НЕ. К свободному входу последнего подключен выход К-входового логического элемента И-НЕ 18. В описании матричного коммутатора принято соглашение положительной логики. В исходном состоянии вторые D-триггеры 5 ввиду отсутствия сигнала на шине 6 разрешения перезаписи хранят программу предыдущей настройки и управляют ключевыми транзисторами 4, обеспечивающими соединение М вертикальных коммутируежгл шин 2 с соответствующими "старой" программе настройки Н горизонтальными коммутируемыми шинами 3. Все счетчики 12 обнулены сигналом " 1" на шине 14 установки счетчиков в "0",. тем самым на выходах QO-gl — "0", на всех выходах К (1+1)-входовых логических элементов ИЛИ-НЕ 17 — уровень "1" .и на выходе К-входового логического элемента И-НЕ 18 — уровень "0", который блокирует работу двухвходового логического элемента И-НЕ 16, на выходе которого уровень "1", и работу N двухвходовых,погических элементов И 19 на выходах которых уровень "0". На шинах 11 значений пропускной способности, Ц шинах 21 опроса требований на коммутацию и N шинах 22 запроса на коммутацию информация отсутствует (уровень "0"), На шине 13 разрешения предварительной записи, присутс.твует уровень "1", на шине 13 установки счетчиков в "1" — уровень "О".. На выходах двухвходовых логических элементов И 19 и 20— уровень "0", что соответствует отсутствию сигналов на вертикальных 8 и горизонтальных 9 управляющих шинах и, как следствие, уровню "0" на обоих входах всех первых D-триггеров 7 коммутационной матрицы матричный коммутатор работает следующим образом. Для предварительной записи в счетчики 12 значений пропускной способности -й (i=1,Щ горизонтальной коммутируемой шины 9 ее значение в д-ичном коде выставляется íà W шинах 11 значений пропускной способности так, чтобы на первой шине был млад5 1465 ший Разряд, при этом на ши«у !й ус-. тановки счетчиков н 0 и шину 13 разрешения препваритель«ой записи подается сигнал "0". При ненулевой 5 пропускной способности i-й горизонтальной коммутируемой шины 9 на выходах 00 †счетчиков 12 и на входах К (1+1)-входовых логических элементов ИЛИ-НЕ 17 ненулевое значение 1О пропускной способности и и-ичном коде, что приводит к появлению на выходе К-входоного логического элемента И-НЕ 18 уровня "1", который, поступая на входы двухнходового логического элемента И-HF. 16 и N двухвходовых логических элементов И 19, разрешает их работу. Затем на i-3 шине 21 опроса требований на коммутацию выставляется уровень 1, который через 1-Й двухвходовый логический элемент И 19 поступает íà D вход всех первых D-триггеров i-й строки коммутационной матрицы 1, разрешая их выбор. Одновременно начинается 25 последовательный (последовательность устанавливается в зависимости от при оритета корреспондентов) опрос каждой 1-й (1 1,M) из M -шин 22 запроса на коммутацию, при этом на )-й апра- Зо шиваемой шине, требующей коммутации j-й вертикальной коммутируемой шины 8 с i-й горизонтальной коммутируемой шиной 9, появляется положительный I импульс, который с задержкой на j-м двухвходовом логическом элементе И 20 поступает на С вход j-го первого D-триггера i-й строки и устананливает его в единичное состояние. Параллельно этот положительный импульс нерез M-входовой логический элемент ИЛИ 23 поступает на вход двухвходового логического элемента И-HE t6 и с его выхода отрицательным, импульсом поступает на вычитающий . 45 вход первого счетчика !2. По спаду входного импульса состояние счетчика ! 2 (текущее значение неиспользованной.пропускной способности i-й горизонтальной коммутируемой шины 9) декрементируется на единицу. Если Р-й (P =1,К) счетчик 12 обнуляется, то при поступлении. очередного отрицательного импульса на вычитающий Вхор, на выходе О формиру тся отРи 55 цательный импульс займа из Р Ф1-го счетчика 12. Описанный процесс про-, должается до тех пор, пока r-м по счету отрицательным. импульсом, где 98 r — з«««ение пропускной способности 1 и гор«зо«таль«ой коммутируемой ш««ы 9, нсе К счетчиков 12 не обнуляться, при этом на всех входах (1+1)-входовых логических элементов ППИ-НЕ 17 устанавл«вается уровень 0, на выходе К-входового логического элемента И-НЕ 18 — уровень 0, который блокирует работу 1 го двухвходового логического элемента И 19. Уровень О на выходе последнего свидетельствует об отсутствии сигнала «а В входе всех первых D-триггеров 7 i-й строки, и поэтому по очеред«ому (г+1)-му импульсу на шине 22 соответствующий первый D-триггер 7 i-й строки установится в нулевое состояние, так как в вычитающем счетч«ке 12 за состоянием 00....0 следует 1 t... 1 то, если «е принять соответствующих мер, появление (r+1)-го импульса на шине 22 приведет к установке К счетчиков 12 в "1" и, как следствие, к разблокировке i-ro двухнходового логического элемента И 19, а появление (r+2)-ro и последующих импульсов на шине 22 — к установке в единичное состояние соответствующих первых D-триггеров 7 i-й строки. Для предотвращения такого эффекта в состав устройства управления введен двухвходовый логический элемент И-HE 16, работа которого основана на выработке при обнулении К счетчиков 12 уровня "1", запрещающего поступление импульсов на нычитающий вход первого счетчика 12. После опроса М шин 22 запроса на коммутацию на. i-й шине 21 опроса требований на коммутацию устанавливается уровень О, на И шинах 11 значений пропускной способности устанавливается значение пропускной способности (i+1)-й горизонтальной коммутируемой шины 9, при появлении "О" на шине разрешения предварительной записи значение пропускной способности переписывается в счетчик 12, íà (i+1)-й шине 21 опроса требований на коммутацию выставляется потенциал "!", и цикл onроса M шин 22 .повторяется. После циклов опроса, когда во все первые D-триггеры 7 коммутационной матрицы 1.записана информация о настройке, на шину 6 поступает сигнал разрешения перезаписи. По этому сигналу ин-, формация иэ первых D-триггеров 7 1 65987 переписываются во вторы э D-триггеры 5. Ключевые транзисторы : принимают состояния, соответствующие коду настройки, и коммутатор готов к передаче информации. Во время записи новой программы соединений коммутатор может передавать коммутируемые сигналы по старым соединениям. Иеобходимым условием работы коммутатора в режиме адаптации к пропускной способности коммутируемых шин является соблюдение условия 1 15 раув 1 где fono — частота опроса шин 22 за рвса на коммутацию; 20 среднее время задержки распространения сигнала запроса в счетчике 12; ! с — то же, в (1+1)-входовом логическом элементе 2с ИЛИ-НЕ 17; И-НЕ 16. При наличии на шине 14 установки чепчиков в "0" уровня "0", а на шиах 13 разрешения предварительной аписи и установки счетчиков в "1" ровня "1" матричный адаптивный комутатор работает с бинарными ограниениями на ПС. Частота опроса при том ограничена только переключатель,Выми возможностями D — триггеров. Технический эффект от использова49 сия изобретения заключается в том, йто благодаря введению устройства уп1 авления расширились функционал ные > озможнасти коммутатора sa счет адап45 1 ации к изменяющимся пропускным способностям коммутируемых шин абонен 1 ов и учета приоритета коммутируемых Шин корреспондентов. Кроме того, вы< окая степень регулярности структуры Матричного адаптивнога сетевого комйутатора создает условия для его вы.полнения в виде БИС, чта обеспечивает повышение ега надежности. формула из а бр ет ения Матричный коммутатор rro авт.св, М TT.02038, отличающийся \ тем, чга, с целью расширения функциональных воэможностей коммутатора путем адаптации к изменяющимся пропускным способностям коммутируемых шин абонентов и учета приоритета коммутируемых шин сети, введено устройст,— во .управления, состоящее иэ М шин значений пропускной способности, где M равно и-ичнаму логарифму числа вертикальных коммутируемых шин плюс единица, если логарифм — число целое, и на единицу больше целой части логарифма в противном случае К (1+1)разрядных вычитающих счетчиков по основанию п, где К равно частному ат деления числа И шин значений пропускной способности на разрядность счетчика, если частное — целое число, и на единицу больше целой части частного в противном случае, причем N шин значений пропускной способности подключены к входам предварительной записи числа DO-Р1 К счетчиков так, что первая из Ы шин подключена х входу DO первого счетчика, à V-я шина подключена к входу Dl К-го счетчика, выход займа р -го (=1,К) счетчика подключен к вычитающему входу (P+T)-га счетчика„ шины разре- . шения предварительной записи, которая подключена к входам С счетчиков, шины установки счетчиков в "0" ко0 торая подключена к входам R счетчиков, шины установки счетчиков в которая подключена к входам S счетчиков, двухвходового логического элемента И-.НЕ, выход которого под" ключен к вычитающему входу первого счетчика, К (1+1)-вхадовых логических элементов ИЛИ-НЕ, к соответствующим входам которых подключены выходы $0-Ql К счетчиков, К-,вхадоваго логического элемента И-НЕ, к входам которого подключены выходы К (l+T)входовых логических элементов ИЛИ-НЕ, N двухвходовых логических элементов И, выходы которых являются соответствующими горизонтальными управляющими шинами, а к одному из входов каждого подключен выход К-вхадового логического элемента И-HE, M двухвхадовых логических элементов И выУ ходы которых являются соответствующими вертикальными управляющими шинами, Н шин опроса требований на коммутацию, каждая i-я (i-.-1,N) из которых подключена к свободному входу i-го двухвходовага логического fч65987 элемента И, М шин запроса на коммутацию, каждая j ÿ (j =1,M) из которых подключена к обоим входам j-го двухвходового логического элемента И, М-входового логического элемента ИЛИ, к входам которого подключены М шин запроса на коммутацию, а выход подключен к одному из входов двухвходового логического элемента И-НЕ, к свободному входу последнего подключен выход К-входового логического элемента И-НЕ. 1465987 Составитель Л.Скобелева Техред И,Дидык Корректор M. Васильева Редактор M.Êåëeìåø Закаэ 956/55 Тираж 879 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва„ Ж-35, Раушская наб., д. 4/5 Проиэводственно-иэдательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101
