Стабилизатор постоянного напряжения

 

Изобретение бтносится к электротехнике и может найти пр}{менение в источниках вторичного электропитания радиоэлектронной аппаратуры. Цель изобретения - повьппение надежности путем повьипения эффективности защиты от перегрузки по току и мощности рассеяния.- Устр-во содержит первый, второй и третий МОП-транзисторы , четвертый, пятый и шестой дополняющие МОП-транзисторы, первый стабилитрон, узел задания статического режима, делитель выходного напряжения , седьмой, восьмой и девятый МОП-транзисторы, десятый, одиннадцатый и двенадцатый дополняющие МОП-транзисторы, второй стабилитрон, первый, второй и третий резисторы. Цель достигается путем введения узла защиты от перегрузки по току и рассеиваемой, мощности. Целесообразно: изготовление устр-ва по полупроводниковой интегральной технологии, что позволяет минимизировать его габариты и вес. 1 ил. Q S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) .Э 0 (ш сю 4 G 05 F 1/569

lОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4272169/24-07 (22) 29.06.87 (46) 23.03.89, Бюл. В 11 (71) Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) (72) В.И.Анисимов, А.Б.Исаков, М.В.Капитанов, Ю.М.Соколов и Н.И.Ясюкевич (53) 621.316.722.1 (088.8) (56) Авторское свидетельство СССР Р 1233125, кл. G 05 F 1/56, 1986.

Патент Японии Ф 53-29011, кл. С 05 F 1/56, 1978. (54) СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ (57) Изобретение относится к электротехнике и может найти применение в источниках вторичного электропитания радиоэлектронной аппаратуры, 1

/ !

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитаия радиоэлектронной аппаратуры.

Цель изобретения — повышение надежности стабилизации путем повышения эффективности защиты от перегрузки по току и мощности рассеяния.

На чертеже представлена принципиальная электрическая схема стабилизатора напряжения.

Стабилизатор постоянного напряже ,ния содержит первый 1, второй 2 и третий 3 МОП-транзисторы одного типа проводимости, четвертый 4, пятый 5

Цель изобретения — повышение надежности путем повышения эффективности защиты от перегрузки по току и мощности рассеяния. Устр-во содержит первый, второй и третий МОП-транзисторы, четвертый, пятый и шестой дополняющие МОП-транзисторы, первый стабилитрон, узел задания статического режима, делитель выходного напряжения, седьмой, восьмой и девятый МОП-транзисторы, десятый, одиннадцатый и двенадцатый дополняющие

МОП-транзисторы, второй стабилитрон, первый, второй и третий резисторы.

Цель достигается путем введения узла защиты от перегрузки по току и рассеиваемой;мощности. Целесообразно: изготовление устр-ва по полупроводниковой интегральной технологии, что позволяет минимизировать его габариты и в ес. 1 ил.

2 и шестой 6 МОП-транзисторы противоположного типа проводимости, первый стабилитрон 7, узел 8 задания статического режима, делитель 9 выходного напряжения, причем исток первого транзистора 1 подключен к общей шине, к катоду стабилитрона 7 и к общему выводу делителя 9, эатвор— к выходу узла 8, а сток — к объединенным истокам транзисторов 2 и 3, затвор транзистора 3 соединен с выходом делителя 9, а затвор транзис ,тора 2 — с анодом первого стабилитрана 7 и со стоком транзистора 4, затвор которого объединен с выходом

1467549 узла 8 и с затвором транзистора 5, исток которого соединен со стоком транзистора 3, с истоком транзистора 4 и со стоком транзистора 6, затвор которого соединен с объединенными стоками транзисторов 2 и 5, узел 8 включен между входной 10 и общей шинами, вход делителя 9 соединен с выходной шиной 11.

Стабилизатор содержит также седьмой 12, восьмой 13 и девятый 14 МОПтранзисторы с проводимостью, аналогичной транзистору 1, десятый 15, одиннадцатый 16 и двенадцатый 17 ИОП- 1 транзисторы с проводимостью, аналогичной транзистору 4, второй стабилитрон 18, первый 19, второй 20 и третий 21 резисторы, причем истоки транзисторов 12-14 подключены к об20 щей шине, затворы транзисторов 13 и

14 соединены со стоком транзистора

14 и со стоком транзистора 15, исток которого объединен с истоком транзистора 16 и со стоком транзистора 17, исток которого соединен с входной шиной 10 и через второй стабилитрон 18 и резистор 21 с затвором транзистора 15, сток транзистора 13 подключен к стоку транзистора 16 и к затвору транзистора 12, сток которого соединен с затвором транзистора 2, сток транзистора 6 через резистор 19 соединен с затвором транзистора 16 и с выходной шиной 11, а через резистор 20 - с затвором транзистора 15.

Стабилизатор постоянного напряжения работает следующим образом.

Приращение напряжения на выходе через делитель 9 и усилитель сигнала рассогласования (транзисторы 1-3 и

5) передается на затвор регулирующего транзистора 6. Проводимость транзистора 6 меняется таким образом, чтобы скомпенсировать первоначальное изменение выходного напряжения. Транзисторы 15 и 16 выполнены с разными значениями отношений ширины их кана лов И у И 6 к длинам этих каналов

L« H L, поэтому напряжения зат- Я вор-исток у них различны и отличаются на величину где ш — технический коэффициент;

Ч вЂ .температурный потенциал;

S -й, /Ь,, 8

Между затворами этих транзисторов подключены датчики перегрузки по выходному току (резистор 19) и рассеиваемой мощности (реэистор 20). До тех пор, пока суммарное падение напряжений на этих датчиках меньше напряжения hU з„, ток, протекающий через транзистор 14, больше тока, протекающего через другое плечо повторителя тока (транзистор 13). Поэтому транзистор 13 насыщен, а транзистор 12 закрыт. Как только ток нагрузки 1 достигнет значения, определяемого из вйражения

+R ) /(Rto+R<, +Rzt+R<9 )R<» (2) токи в плечах повторителя тока (транзисторы 13 и 14) сравниваются, потенциал затвор-исток транзистора 12 резко увеличивается и транзистор 12 шунтирует стабилитрон 7, что приводит к запиранию регулирующего транзистора 6. В выражении (2) U вх, U напряжение на входе и выходе стабилизатора; Б — напряжение стабилизации стабилитрона 7; С=1, если (Пвх Uвы,х„) Uñ,ò э С = О, если (U „1 вых ) Ue °

Таким образом, пр сравнению с известным предложенный стабилизатор имеет более высокую надежность за счет того, что порог срабатывания защиты, определяемый разностью напряжений затвор-исток пары транзисторов дифференциального каскада, не зависит ни от характеристического тока, ни от статического тока этих транзисторов.

Формула изобретения

Стабилизатор постоянного напряжения, содержащий первый, второй и третий МОП-транзисторы одного типа проводимости и четвертый, пятый и шестой ИОП-транзисторы противоположного типа проводимости, первый стабилитрон, узел задания статического режима, делитель выходного напряжения, причем исток первого транзистора подключен к общей шине, к катоду первого стабилитрона и к общему вы146

Составитель В. Есин

Техред А.Кравчук Корректор М.Пожо

Редактор В.Данко

Заказ 1 196/45 Тираж 788 . Подписное

ВНИИПИ Государственного комитета по изобретениям и от р отк ытиям при ГКНТ СССР

113035, Москва, 3-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, р

11 г. Ужго од ул. Гагарина, 101 воду делителя, затвор — к выходу узла задания статического режима, а сток - к объединенным истокам второго и третьего транзисторов, затвор третьего транзистора соединен с выходом делителя, затвор второго транзистора — с анодом первого стабилитрона и со стоком четвертого транзистора, затвор которого объединен с выходом узла задания статического режима и с затвором пятого транзистора, исток которого соединен со стоком третьего транзистора, с истоком четвертого транзистора и с истоком шестого транзистора, затвор которого соединен с объединенными стоками второго и пятого транзисторов, узел задания статического режима подключен между входной и общей шинами, вход делителя соединен с выходной шиной, отличающийся тем, что, с"целью повышения надежности путем повышения эффективности эа щиты от перегрузки по току и мощности рассеяния, в него введены седьмой, восьмой, девятый и десятый МОП-транзисторы с проводимостью, аналогичной

7549 б первому транзистору, и десятый, одиннадцатый и двенадцатый МОП-транзисторы с проводимостью, аналогичной

5 четвертому транзистору второй ста1 билитрон, три резистора, причем истоки седьмого, восьмого и девятого транзисторов подключены к общей шине, затворы восьмого и девятого транзисторов соединены со стоком девятого транзистора и со стоком десятого транзистора, исток которого объединен с истоком одиннадцатого транзистора и"со стоком двенадцатого транзистора, исток которого объединен с входной шиной и через второй стабилитрон и первый резистор соединен с затвором десятого транзистора, сток восьмого транзистора подключен к стоку одиннадцатого транзистора и к затвору седьмого транзистора, сток которого соединен с затвором второго транзистора, сток шестого транзистора через второй резистор р5 соединен с затвором одиннадцатого транзистора и с выходной шиной, а через третий резистор — с затвором десятого транзистора.