Устройство для имитации ошибок в двоичном канале связи

 

Изобретение относится к электросвязи . Цель изобретения - повышение точности имитации. Устройство для имитации ошибок в двоичном ка- - нале связи содержит генератор 1 шума, ограничитель 2, формирователь 3 ошибок , триггеры 4 и 12, переключающий блок 5, инвертор 6, элементы И 7 и - 10, передатчик 8 двоичной информации, приемник 9 двоичных сигналов, элемент НЕ 11, расширитель 13 импульсов и элемент задержки 14. Цель достигается путем устранения зависимости от длительности передаваемого символа информации. 1 ил.

СО)ОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

561 А1 (19) (И) g1) 4 Н 04 К 3/00

О11ИСАНИ ИЗОБРЕТЕНИЯ

К АВТОРСНОМ,К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ П(НТ СССР (21) 4187210/24-09 (22) 20,01.87 (46) 30.03,89, Бюл. № 12 (72) А.Б,Царев (53) 621.394.68 (088.8) (56) Авторское свидетельство СССР

¹ 801282, кл. Н 04 К 3/00, 1979, (54) УСТРОЙСТВО ДЛЯ ИМИТАЦИИ ОШИБОК

В ДВОИЧНОМ КАНАЛЕ СВЯЗИ (57) Изобретение относится к электросвязи. Цель изобретения — повышение точности имитации, Устройство для имитации ошибок в двоичном канале связи содержит генератор 1 шума, ограничитель 2, формирователь 3 ошибок, триггеры 4 и 12, переключающий блок 5, инвертор 6, элементы И 7 и

10, передатчик 8 двоичной информации, приемник 9.двоичных сигналов, элемент НЕ 11, расширитель 13 импульсов и элемент задержки 14. Цель достигается путем устранения зависимости от длительности передаваемого символа информации. 1 ил, )469561

Устройство для имитации ошибок в двоичном канале связи, содержащее элемент задержки, первый триггер, выход которого подключен к одному входу переключающего блока, выходы которого соединены с входами приемника двоичных сигналов и инвертора, выход которого подключен к входу приемника,двоичных сигналов, а к другому входу переключающего блока подключен информационный выход передатчика

Изобретение относится к технике электросвязи и может использоваться при экспериментальном исследовании и испытании аппаратуры передачи дискретной информации, Цель изобретения — повышение точности имитации путем устранения зависимости от длительности передаваемого символа информации. !О

На чертеже представлена структурная электриче ск ая схема пр едлагаемого устройства, Устройство для имитации ошибок в двоичном канале связи содеРжит .. 15 генератор 1 шума, ограничитель 2, формирователь 3 ошибок, первый триггер 4, переключающий блок 5, инвертор 6, первый элемент И 7, передатчик 8 двоичной информации, приемник

9 двоичных сигналов, второй элемент

И 10, элемент HE 11, второй триггер

12, расширитель 13 импульсов, элемент 14 задержки, Устройство работает следующим 25 образом, Последовательность информационных символов от передатчика 8 посту-. пает на вход переключающего блока 5, который при воздействии последовательности сформированных по заданному закону импульсов с выхода первого триггера 4 осуществляет коммутацию выходов, Генератор 1 создает шумовое на- 35 пряжение. Это напряжение подается на вход ограничителя 2, на выходе которого образуется случайная последовательность импульсов, частота следования которых зависит от уровня 40 ограничения и изменяется при регулировании порога. Случайная последовательность импульсов с выхода ограничителя.. 2 подается на вход формирователя 3, на выходе которого образует- 45 ся последовательность импульсов, сгруппированных по определенному за-, кону, Эта последовательность импульсов поступает через расширитель 13 на единичный вход второго триггера

12 и на вход элемента HE 11. При этом на выходе. второго триггера 12 устанавливается единичный уровень, который поступает на один из входов второго элемента И .0 и разрешает 55 прохождение на выход второго элемента И 10 ближайшего тактового импульса, поступающего с передатчика 8 че-, рез элемент 14 задержки.

Импульс с выхода второго элемента

И 10 поступает на единичный вход первого триггера 4; на выходе которого. устанавливается единичный уровень, который переключает переключающий блок 5 таким образом, что сигнал с передатчика 8 проходит к приемнику

9 через инвертор 6, изменяя свой логический уровень.

Таким образом, в сигнал передатчика 8 вносится ошибка как только импульс с выхода формирователя 3 исчезает, т.е ° появится нулевой уровень, на выходе элемента НЕ 11 возникает единичный уровень, который разрешает прохождение через первый элемент И 7 ближайшего тактового импульса с выхода передатчика 8, который, поступая на нулевой вход первого триггера 4 и второго триггера

12, возвращает их в нулевое состояние.

Алгоритм работы расширителя 13 импульсов состоит в том, что импульсы с выхода формирователя 3, которые короче длительности такта, расширитель 13 расширяет до длительности, превышающей длительность такта на длительность тактового импульса; если входной импульс длиннее такта, то он передается на выход расширителя 13 без изменения длительности.

Время задержки элемента 14 выбирается немного больше суммы

/ р т

" ад r ср ср1а где Т вЂ” время срабатывания первоср> го элемента И 7;

Т вЂ” время срабатывания второLF 19 го триггера 12, с таким расчетом, чтобы очередной тактовый импульс поступил на вход второго элемента И 10 только после перехода второго триггера l2 в состояние логического нуля, формула изобретения

1469561

Составитель А.Москевич

Редактор А.Маковская Техред Л.Сердюкова Корректор Л.Патай

Заказ 1366/57 Тираж 627 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 двоичной информации, и последовательно соединенные генератор шума, ограничитель и формирователь ошибок, о т л и ч а ю щ е е с я тем, что, 5 с целью повышения точности имитации путем устранения зависимости от длительности передаваемого символа информации введены два элемента И, элемент HF. и последовательно.соединенные расширитель импульсов, к входу которого подключен выход формирователя ошибок, и второй триггер, ну.левой вход которого соединен с выхо дом первого элемента И, к первому входу которого подключен выход элемента HF., и с нулевым входом первого триггера, к единичному входу которого подключен выход второго элемента И, первый и второй входы которого соединены соответственно с выходом элемента задержки, л входу которого подключен тактовый выход передатчика двоичной информации, и с выходом второго триггера, единичный вход которого соединен с входом элемента

НЕ, при этом вход элемента задержки соединен с вторым входом первого элемента И.