Устройство для вычисления разности квадратов двух чисел

 

Изобретение относится к вычислительной технике и автоматике, может быть использовано в системах обработки информации и управления и является усовершенствованием устройства по авт.свид. N 1337897. Цель изобретения - расширение класса решаемых задач за счет возможности дополнительного деления разности квадратов двух чисел на число. Устройство содержит три вычитающих счетчика, реверсивный счетчик, четыре суммирующих счетчика, сумматор, регистр, элементы задержки, три триггера, делитель, восемь элементов ИЛИ, семь элементов И, пять элементов ИЛИ-НЕ, элемент И-НЕ, 2N+2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, где N-разрядность входных аргументов, генератор. Принцип работы устройства основан на пошаговой реализации алгоритма вычисления. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

9 А2

„„SU(II) (51) с1 G 06 F 7/544

3 и (,". Щфф

ГЛт ;:: .ТР. 7 -..;: Л 2СДДЯ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

3 !

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

H А BTOPCHOIVIV СВИДЕТЕЛЬСТВУ (61) 1337897 (.21) 4336924/24-24 (22) 30.11.87 (46) 07.04.89, Бюл. ¹ 13 (75) Е.А.Оленев, Л.Н.Шаругин и Ю.А.Медведев (53) 68 1.325 (088.8) (56) Авторское свидетельство СССР № f337897, кл. G 06 F 7/544, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ PA3НОСТИ КВАДРАТОВ ДВУХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и автоматике, может быть использовано в системах обработки информации и управления и является

Изобретение относится к вычислительной технике и автоматике, может быть использовано в системах обработки информации и управления и является усовершенствованием устройства по авт. св. № 1337897.

Целью изобретения является . расширение класса решаемых задач путем обеспечения возможности дополнитель" ного деления разности квадратов двух чисел на число, На фиг.1 изображена функциональная схема устройства; на фиг.2схема подключения устройства.

Устройство содержит три вычитающих счетчика 1-3, реверсивный счетчик 4, суммирующие счетчики 5-8,сумматор 9, регистр 10, элементы 11 и

12 задержки, триггеры 13-15, делитель

16 элементы ИЛИ 17-24, элементы И

25-31, элементы ИЛИ-НЕ 32-36, эле" усовершенствованием устройства по авт. св. № 1337897, Цель изобретения — расширение класса решаемых задач за счет возможности дополнительного деления разности квадратов двух чисел на число. Устройство соцерж т три вычитающих счетчика, реверсивный счетчик, четыре суммирующих счетчика, сумматор, регистр, два элемента задержки, три триггера, делитель, восемь элементов ИЛИ, семь элементов И, пять элементов ИЛИ-НЕ. элемент И-НЕ, 2п+2 элементов ИСКЛЮЧАЮЩЕЕ ИЛ1, где

n — разрядность входных аргументов, генератор. Принцип работы устройства асновач на пошаговой реализации епго- а

<ф ритма вычисления. 2 ил.

2 мент И-НЕ 37, (2п+2) элемен ов ИСКЛЮЧАЮЩЕЕ ИЛИ 38-46 (где и — разрядность входного apryMe; —:-)а), генератор 47, На фиг.2 показаны выходы 48-50 управления, вход 51 управления устройств, счетчик 52, дешифратор 53, элементы И 54-57 и регистры 58-61.

Устройство работает следующим образом.

В исходном состоянии счетчики 1-8 находятся в нулевом состоянии. На выходах сумматора 9, элементов ИЛИ

17-20, 22-24, И 25-31, ИСКЛЮЧАЮЩЕЕ

ИЛИ 38-46, ИЛИ-НЕ 33, 36, элементов

11 и 12 задержки, регистра 10, триггеров l3-15 — логический "0", а на выходах элементов ИЛИ-HE 32, 34 и 35, ИЛИ 21, И-НЕ 37 — логическая "1", После прихода импульса управления счетом на вход элемента 11 задержки

1471189 на его первом динамическом выходе через время t, формируется сигнал, который производит запись информации (чисел) в счетчики 1 и 2 и подтверж" дает нулевое состояние счетчика 4, 5 при этом запись числа-делителя в реги с тр 10 пр ои з водит ся пут ем подачи импульса на вход синхронизации регистра. В случае необходимости запись в регистр может быть произведена синхронно с записью чисел в счетчики 1 и 2, для чего вход синхронизации регистра должен быть соединен с входами синхронизации этих счетчиков.

Если в исходном состоянии " 1" с выходов элементов 34 и 35 успели запи. саться соответственно в счетчики 4 и 8, они сбросятся в момент записи чисел. После поступления информации 0 на выходах элементов ИЛИ 17 и 18 появится высокий, а на выходах элементов ИЛИ-НЕ 35, ИЛИ 21, ИЛИ-НЕ 32 низкий уровни напряжений.

Через время t на втором динамическом выходе элемента 11 появляется сигнал, по которому информация с выходов счетчиков 1 и 2 поступает в сумматор 9, где хранится в виде .суммы двух чисел на его выходах. Так как при сложении двух и-разрядных чисел количество разрядов может увеличиться на единицу> сумматор 9 имеет (и+ 1) выход, причем последний выход является выходом переноса. На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

39-42 появляется высокий, а на выходе элемента ИЛИ-НЕ 34 — низкий уровни напряжений.

Через время на третьем динами- 40 э ческом выходе элемента 11 задержки появляется сигнал, переводящий триг". гер 13 в единичное состояние. C выхода генератора 47 импульсы через элементы И 25-27 поступают на вычитающие счетчики 1 и 2. Каждый импульс генератора уменьшает содержимое счетчиков 1 и 2 на одну единицу до. тех пор, пока один из них переходит в нулевое состояние, Предположим, 0 что первым обнуляется счетчик 1. Тогда на выходе элемента 17 появляется сигнал логического "0", При этом на выходе элемента И 26 формируется низкий уровень напряжения, который запрещает дальнейший счет счетчику 1, На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 38 появляется сигнал логической "1", который способствует прохождению импульсов с генератора 47 через элемент И 28 на суммирующий вход счетчика 4 °

Изменение состояния счетчика 4 приводит к появлению на выходе элемента ИЛИ 19 логической "1". Б счетчик 4 импульсы поступают до момента, когда счетчик 2 переходит в нулевое состояние. При этом на выходе элемента ИЛИ 18 появляется логический "0", который препятствует прохождению импульсов генератора 47 через элемент

И 27 и одновременно формирует на выходах элементов ИСКЛ10ЧАЮЩЕЕ ИЛИ 38 и И 28 низкий уровень напряжений. В счетчик 4 записывается число, равное разности двух чисел, которые были в счетчиках 1 и 2. Одновременно на . выходе элемента ИЛИ-НЕ . 32 формируется сигнал логической " 1", который поступает на выход управления, обнуляет счетчики 1 и 2, переводит триггер 13 в нулевое состояние и совместно с сигналом, поступающим с выхода элемента ИЛИ 19, формирует на выходе элемента И-НЕ 37 низкий уровень напряжения.

Наличие на входах элемента ИЛИ-НЕ

33 логического "0". приводит к появлению на его выходе высокого потенциала, разрешающего работу счетчика 5 и прохождение импульсов генератора

47 через элемент И 29 на .вход счетчика 6. При совпадении кода числа в счетчика 5 с кодом числа на выходах сумматора 9 на выходах элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 39-42 формируются низкие уровни напряжения, которые приводят к появлению на выходе элемента ИЛИ- IF. 34 логической "1", вследствие чего содержимое счетчика

4 уменьшается на единицу, а на выходе элемента ИЛИ-НЕ 33 появляется сигнал сброса.

Счетчик 5 переходит в нулевое состояние. На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 39-42 появляется высокий, а на выходе элемента ИЛИ-НЕ 34— низкий уровень напряжения. На выходе элемента ИЛИ-НЕ 33 опять появляется логическая "1", разрешающая работу счетчика 5 и прохождение импульсов генератора 47 через элемент 29 на вход счетчика 6, т.е..цикл работы повторяется. Это происходит до тех пор, пока счетчик 4 не переходит в нулевое состояние, при этом в счетчике 6 записано число, равное произ1471189 сывается в счетчик 3, изменяя его состояние. На выходе элемента 36 фор-. мируется логический "0".

1 ведению суммы двух чисел, которые были в счетчиках 1 и 2, на их разность, т.е, разности квадратов этих чисел. Так как вход счетчика 6 сое5 динен с входом элемента ИЛИ 20, то с выхода последнего на вход счетчика

7 поступит количество импульсов,равное содержимому счетчика 6, . т, е. разности квадратов двух чисел. При этом при совпадении кода числа в счетчике 7 с кодом числа (делителя) на выходах регистра 10 на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 43-46 формируются низкие уровни напряжения, которые приводят к появлению на выходе элемента ИЛИ-HF. 35 логической

"1", вследствие чего содержимое счетчика 8 увеличивается на единицу, а на выходе элемента ИЛИ 21 появляется сигнал сброса, и счетчик 7 переходит в нулевое состояние. На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4346 появляются высокие, а на выходе элемента ИЛИ-НЕ 35 — низкий уровни 25 напряжения. На выходе элемента ИЛИ

21 опять появляется логический "0", разрешающий работу счетчика 7. За время работы счетчика 6 на вход счетчика 8 поступит количество импульсов, равное целой части частного от деления разности квадратов двух чисел, записанных в счетчиках 1 и 2, на содержимое регистра 10. При этом в счетчике 7 может остаться число остаток деления. 35

Работа счетчика 6 продолжается .до тех пор, пока счетчик 4 не переходит в нулевое состояние, при этом на выходе элемента ИЛИ l9 появляется ".0", который поступает на вход 4О элемента И-НЕ 37, формируя на его выходе высокий уровень напряжения, а также на инверсный динамический вход триггера 14. Вследствие этого на выходе элемента 33 появляется 45 сигнал логического "0", запрещающий работу счетчиков 5 и 6, а триггер 14 переходит в единичное состоя. ние. На его инверсном выходе появляется низкий уровень напряжения, ко- 50 торый формирует на выходе элемента

ИЛИ-НЕ 36 логическую "1:"., поступающую на вход элемента И 31 и вход установки триггера 15. На выходе последнего появляется сигнал, который поступает на вход элемента 12 задержки и на вход синхронизации счетчика 3. При этом содержимое счетчика 7 (остаток деления) перепиЧерез время t на выходе элемента

12 задержки формируется сигнал, поступающий через элемент ИЛИ 21 на вход сброса счетчика 7, обнуляя его.

Через время t на втором выходе элемента 12 появляется логическая "1", которая через элемент ИЛИ 23 обнуляет: счетчик 8, а также поступает на вход элемента И 31. Так как на другом входе элемента 31 — логический "0", то состояние этого элемента не изменится. Если бы деление закончилось без остатка, т, е ° содержимое счетчика 7 равнялось нулю, при переписи этого содержимого в счетчик 3, его состояние, а следовательно, и состояние элементов 22 и 36 не изменилось, поэтому на выходе элемента 36 остался бы высокий потенциал, который совместно с сигналом с выхода элемента 12 сформировал на выходе элемента И 31 логическую "1", которая через элемент ИЛИ 24 поступила бы на выход признака окончания вычисления.

Через время t на третьем выходе элемента 12 появляется сигнал, который переводит триггер 15 в нулевое состояние, при этом высокий уровень напряжения на его инверсном выходе совместно с высокими уровнями напряжения на выходах элемента ИЛИ 22 и триггера 14 разрешит прохождение импульсов генератора 47 через элемент

И 30 на вход делителя 16 и через элемент ИЛИ 20 — на вход счетчика 7.

Делитель 16 производит деление на десять, поэтому на вычитающий вход счетчика 3 будут поступать импульсы с частотой генератора 47, поделенной на десять, при этом каждый импульс с делителя 16 уменьшает содержимое счетчика 3 на единицу. Это будет происходить до тех пор, пока счетчик

3 не переходит в нулевое состояние, при этом в счетчик 7 поступит количество импульсов, равное остатку от предыдущего деления, умноженному на десять, а в счетчик 8 — количество, равное частному от деления остатка, умноженного на десять, на делитель, т.е. десятые доли частного от деления разности квадратов двух чисел, записанных в счетчиках 1 и 2, на содержимое регистра 10 (делителя).

1471189

Устройство для вычисления разности квадратов двух чисел по авт. св.

У 1337897, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач путем обеспечения возможности дополнительного деления разности квадратов двух чисел на число, в него введены третий и четвертый суммирующие счетчики, третий вычи.тающий счетчик, регистр, делитель, второй элемент задержки, с четвертого по восьмой элементы ИЛИ, шестой и

После того, как счетчик 3 переходит в нулевое состояние, на выходе элемента ИЛИ 22 появляется "0", который запрещает прохождение импульсов с генератора 47 через элемент 30 и формирует на выходе элемента ИЛИНЕ 36 логическую "1", которая переводит триггер 15 в единичное состояние. Нулевой уровень напряжения на инверсном выходе триггера 15 подтверждает запрет на прохождение импульсов генератора 47 через элемент

И 30, а высокий уровень напряжения на прямом выходе триггера 15 обеспечивает перезапись остатка деления из счетчика, 7 в счетчик 3. На выходе элемента ИЛИ 22 появляется логическая "1", а на выходе элемента ИЛИНЕ Зб — логический "0", Далее, сигнал с первого выхода элемента 12 задержки обнулит через элемент ИЛИ

20 счетчик 7, сигнал с второго выхода элемента 12 обнулит счетчик 8, а сигнал с третьего выхода элемента

12 переведет триггер 15 в нулевое состояние. При этом высокие уровни напряжений соответственно с прямого и инверсного выходов триггеров 14 и 15 и выхода элемента ИЛИ 22 обеспечат прохождение импульсов генератора 47 через элемент И 30, цикл счета повторяется. В случае, когда остаток очередного цикла становится равным нулю, сигнал с выхода триггера 15 переписывает нулевую информацию в счетчик 3, подтверждая его состояние, при этом на выходе элемента ИЛИ

22 остается низкий, а на выходе элемента ИЛИ-НЕ Зб — высокий уровни на" пряжения. По сигналу с второго выхода элемента 12 на выходе элемента

И 31 формируется логическая "1", которая поступает через элемент ИЛИ 24 на выход признака окончания вычисления и на входы сброса регистра 10, счетчика 3 и триггера 14. Устройство возвращается в исходное состояние, Процесс деления в устройстве можно остановить на любом цикле с помощью внешнего сигнала, поступающего на управляющий вход элемента ИЛИ 24, на выходе которого формируется сигнал признака окончания вычисления.

Таким образом, устройство обеспечивает вычисление разности квадратов . двух чисел, записанных в счетчиках

1 и 2, а также осуществляет деление этой разности на число, записанное

45 в регистре 10, с любой степенью точности, причем результат вычисления разности квадратов двух чисел записывается в счетчике 6, а результат деления этой разности — на, делитель, т.е. частное выдается в последовательном коде с выходов счетчика 8.

Если необходимо получить частное в параллельном коде, или хранить его, устройство можно подключить к памяти (фиг.2).

В этом случае при появлении сигнала на первом выходе. 48 элемента 12 обеспечивается запись информации через элементы И 54-57 в тот из регистров 58-61 на входе разрешения записи которого будет логическая "1", т.е. на каком выходе дешифратора 53 будет высокий уровень напряжения. После получения целой части частного (так как счетчик 52 и дешифратор 53 находятся в нулевом состоянии) запись по сигналу с выхода 48 произойдет в, регистр 58. Сигнал с второго выхо" да 49 элемента 12 изменит состояние счетчика 52 на единицу, следовательно, на первом выходе дешифратора 53 будет высокий уровень. напряжения, который после следующего цикла счета обеспечит запись десятых долей частного в регистр 59. После записи состояние счетчика 52 увеличится еще на единицу, и запись сотых долей частного произойдет в регистр 60 и т;д.

Число возможных состояний счетчика должно быть равно числу регистров памяти. Если деление происходит все время с остатком, при переполнении счетчика 52 на его выходе формируется сигнал, который поступает на вход 51 управления элемента ИЛИ 24, формируя на его выходе 50 сигнал окончания вычислений, который сбрасывает счетчик 52.

Формула изобретения

1471189 седьмой элементы И, четвертый и пятый элементы ИЛИ-НЕ, вторая группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй и третий триггеры, причем выход делителя соединен с информационным входом третьего вычитающего счетчика, выходы которого подключены к входам четвертого элемента ИЛИ, выход которого соединен с первыми входами четвертого элемента ИЛИ вЂ  и шестого элемента И, выход которого соединен с входом делителя и с первым входом пятого элемента ИЛИ, выход которого соединен с информационным входом третьего суммирующего счетчика, выходы которого соответственно подключены к ин» формационным входам третьего вычитающего счетчика и к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входы элементов которой под-:" ключены к выходам регистра, вход разрешения записи которого является одноименным входом устройства и подключен к первому входу шестого элемента ИЛИ, второй вход которого соединен с первым входом седьмого элемента И и с первым выходом второго элемента задержки, второй выход которого подключен к входу сброса второго триггера, инверсный выход которого соединен с вторым входом шестого элемента И, третий вход которого подключен к прямому выходу третьего триггера, инверсный выход которого соединен с вторым входом .четвертого элемента ИЛИ-НЕ, выход которого соединен с входом установки второго триггера и с вторым входом седьмого элемента И, выход которого подключен к первому входу седьмого элемента

ИЛИ, выход которого является выходом сигнала окончания вычислений устройства и подключен к входам сброса регистра, третьего триггера и третьего вычитающего счетчика, вход синхронизации которого соединен с выходом второго триггера и с .входом второго элемента задержки, третий выход которого соединен с первым входом восьмого элемента ИЛИ, второй вход которого соединен с входом четвертого суммирующего счетчика и с выходом пятого элемента ИЛИ-НЕ, входы котоgp рого соединены с выходами элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вход установки третьего триггера соединен с выходом третьего элемента ИЛИ, четвертый вход шестого элемента И сое25 динен с первым входом пятого элемента И, выход которого подключен к второму входу пятого элемента ИЛИ, выходы восьмого и шестого элементов

ИЛИ соединены с входами сброса соответственно третьего и четвертого суммирующих счетчиков, выход последнего из которых является выходом результата дополнительной функции устройства, второй вход седьмого элемента ИЛИ является входом управления устройства, Составитель Е.Оленев

Редактор А,Шандор Техред п.Олийнык

Корректор М.Васильева

Заказ 1б09/50, Тираж бб7 Подписное

ВНИИПИ Государственного комитета по изо6ретенийм и открытиям при ГКНТ СССР

113035, Москва, Б-35, Раушская нао., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101