Устройство для обработки сигналов многоканальных программно- временных устройств

 

Устройство содержит первый счетчик, вход которого является входом сигналов времени устройства, формирователь выходных сигналов, выходы которого являются каналами устройства и блок памяти. В устройство введены второй счетчик, сумматор, формирователь сигналов упраления режимов работы блока памяти и коммутатор. Формирователь сигналов управления режимом работы блока памяти содержит три формирователя импульсов, два инвертора, элемент И и элемент ИЛИ. 1 з.п.ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1474592 А1 (51)4 G 05 В 19 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

/ (К A BTOPCHOMV СВИДЕТЕЛЬСТВУ

4ь 3 вФ

СЛ

CO

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 3996153/24-24 (22) .1 9. 12. 85 (46) 23,04.89. Бюл. N - 15 (72) Е.П.Воинов (53) 621.503.55(088.8) (56) Авторское свидетельство СССР

Р 991361, кл. G 04 С 23/00,,1983 °

Авторское свидетельство СССР

9 1057926, кл. G 05 В 19/18, 1983. (54)(57) 1. УСТРОЙСТВО ДЛЯ ОБРАБОТКИ

СИГНАЛОВ МНОГОКАНАЛЬНЫХ ПРОГРАММНОВРЕМЕННЫХ УСТРОЙСТВ, содержащее первый счетчик, вход которого является входом сигналов времени устройства, формирователь выходных сигналов, выходы которого являются каналами устройства, и блок памяти, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства при большом числе каналов устройства, в него введены второй счетчик, сумматор, формирователь сигналов управления режимов работы блока памяти и коммутатор, причем выходы первого счетчика подключены к первым входам: сумматора, вторые входы которого соединены с входами кода временных интервалов устройства, а выходы — с первой группой адресных входов блока памяти, вторая группа адресных входов которого соединена с адресными входами коммутатора и с выходами второго счетчика, установочные входы которого являются входами кода канала устройства, первый вход формирователя сигналов управления режимом работы блока памяти является входом сигнала записи устройства, второй вход формирователя сигналов управления режимом работы блока памяти соединен со счетным входом второго счетчика и является входом тактовых импульсов устройства, третий вход формирователя сигналов управления режимом работы блока памяти соединен с выходом блока памяти и входом коммутатора, выходы которого подключены к входам формирователя выходных сигналов, а выходы формирователя сигналов управления режимом работы блока памяти соединены с соответствующими входами управления режимом блока памяти.

Устройство по п.1, о т л и— ч а ю щ е е с я тем, что,формирователь сигналов управления режимом работы блока памяти содержит три формирователя импульсов, два ннвертора, элемент И и элемент ИЛИ, первый вход которого является вторым входом формирователя, третий вход которого через последовательно соединенные первый и второй формирователи импульсов подключен к второму входу элемента ИЛИ, выход которого является выходом разрешения формирователя, выход первого формирователя импульсов через последовательно соединенные третий формирователь импульсов и первый инвертор подключен к информационному выходу формирователя и к первому входу элемента И, второй вход которого через второй инвертор соединен с первым входом формирователя, а выход элемента И является выходом записи — считывания формирователя.

1474592

Изобретение относится к автоматике и может быть использовано для программно-временного управления различными автоматическими устройствами.5

Целью изобретения является упрощение устройства при большом числе каналов устройства.

На фиг.1 изображена структурная схема устройства; на фиг.2 — структурная схема формирователя сигналов управления режимом работы блока памяти; на фиг.3 — - временные диаграммы.

Устройство содержит первый счетчик 1, шину 2 сигналов времени, сумматор 3, шину 4 кода временных интервалов, блок 5 памяти, второй счетчик 6, коммутатор 7, шину 8 кода канала устройства, шину 9 тактовых импульсов, формирователь 10 20, сигналов управления режимом работы блока памяти, шину 11 сигнала записи кода, формирователь 12 выходных сигналов, выходную шину 13 устройства. 25

Формирователь 10 сигналов управления режимом работы блока памяти содержит первый 14, второй 15 и третий. 16 формирователи импульсов, инвертор .17, элемент И 18, информа. ционный выход 19 блока 10, выход 20

"Запись — считывание", инвертор 21, первый вход 22, элемент ИЛИ 23, выход 24 "Разрешение", второй вход

25 и третий вход 26.

Устройство работает следующим образом.

Счетчик 1, на вход которого поступают импульсы сигналов времени, работает в режиме непрерывного счета. его выходные сигналы через сумматор 3 поступают на адресные входы блока 5 памяти, выходы второго счетчика 6 также подключены к адресным входам блока 5 памяти. Частота тактовых импульсов, поступающих на вход счетчика 6, выбрана так, чтобы за один период сигналов времени, поступающих по шине 2, счетчик 6 мог бы завершить полный цикл счета. При записи информации в программно-времеиное устройство на шину 4 поступает код значения .записываемого временного интервала, а на шину 8— код канала устройства,в который через данный интервал времени необхо- 55 димо выдать управляющий сигнал. В сумматоре 3 происходит слежение текущего значения кода времени, записанного в счетчик 1, с кодом временного интервала, поступающего по шине 4. Результат сложения поступает на первую группу адресных входов блока 5 памяти, На вторую группу адресных входов

t блока 5 памяти поступает код с выходов счетчика 6, который во время записи соответствует коду на его установочных входах, подключенных к шине 8. По сигналу "Запись", поступающему по шине 11, в этот адрес блока 5 памяти записывается логическая единица, для чего формируются соответствующие сигналы управления блока 5 памяти в формирователе 10.

При считывании сигналы кодов на шины 4 и 11 не подаются. Выходной код сумматора 3 при этом соответствует коду на выходе счетчика 1. Счетчик

6 работает в режиме непрерывного циклического счета. За время каждого дискретного временного интер.вала, соответствующего определенному значению кода на выходе сумматора 3, счетчик 6 последовательно определяет остальные адреса блока 5 памяти, соответствующие коду канала устройства. При наличии по како» му-либо из этих адресов записанного в блока 5 памяти сигнала (логической единицы), этот сигнал проходит с выхода блока 5 памяти на соответствующий выход коммутатора 7, который открыт по тому каналу, код которого подается в данный момент на его адресные входы с выхода счетчика 6. Одновременно с этим сигнал с выхода блока 5 памяти поступает в формирователь 10, который переключает блок 5 памяти из режима считывания в режим записи с тем, чтобы записать в данный адрес логический нуль вместо ранее записанной в него логической единицы. Таким образом, если не будет произведена новая запись логической единицы, сигналы по данному адресу через период, кратный периоду полного цикла счета счетчика 1, появляться не будут. К каждому из выходов коммутатора 7 подключен соответствующий канал формирователя выходных сигналов, в котором производится усиление и формирование по длительности сигналов, поступающих в выходную шину 13. Управление блоком памяти осуществляется по информационному входу, входу

1474592

"Разрешение" и входу "Запись-счиII тывание, сигналы на которые поступают с выходов 19, 24 и 20 . соответственно формирователя 10. Сигнал "Разрешение" формируется из тактовых импульсов (фиг.3а), проходящих через элемент ИЛИ 23 на выход 24. При появлении на выходе блока 5 памяти в режиме считывания сигнала логическая единица (фиг.3б) этот сигнал поступает на вход 26, к которому подключен первый формирователь 14 импульсов, формирующий импульс (фиг.3в) по переднему фронту приходящего на него сигнала. Второй формирователь

15 импульсов по заднему фронту приходящего на него сигнала формирует импульс (фиг.3г), который через элемент ИЛИ 23 поступает в выход

24 сигнала "Разрешение" (фиг.Зд).Одновременно на информационный вход блока 5 памяти с выхода третьего формирователя 16 импульсов через инвертор 17 поступает импульс 25 (фиг,Зе). Этот же импульс проходит на выход 20 сигнала "Запись-считывание" через элемент И 18, открытый по второму входу в режиме считывания сигналом с выхода инвертора 21, вход которого подключен к входу 22 сигнала "Запись". При этом вместо сигнала логическая единица в данный адрес блока 5 памяти записывается логический нуль.

Устройство может быть реализовано на следующей элементной базе: счетчик 1 - микросхемы .564НЕ10, 564НЕ11, сумматор 3-564ИМ1: в качестве блока 5 памяти используется оперативное запоминающее устройство 573РУ2, в качестве коммутатора

7 — 564КП2, формирователь 10 сигналов управления режимом работы блока памяти — 564ЛП2, 564ЛЕ5, формирователи выходных сигналов

564ТР2, 1ПТ251.

Данное. устройство позволяет вводить в него значения временных интервалов и выдавать сигналы управления независимо по каждому каналу управления в дискретные моменты времени с шагом, определяемым периодом сигналом времени на его входе.

Это дает возможность создать гибкий алгоритм управления объектом с корреакцией временных интервалов в зависимости от изменяющихся условий в процессе работы. При большом числе каналов управления данное многоканальное программно-временное устройство обладает существенно меньшим аппаратурным объемом, чем известное устройство. Детальная проработка принципиальной схемы показала, что при 32 каналах управления объем данного устройства будет в

2 раза меньше, чем у аналогичного известного устройства.

1474592

Редактор Н.Рогулич Техред Л.Сердюкова Корректор Н.Король

«С

Заказ 1891/44 Тираж 788 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул. Гагарина,101