Устройство защиты памяти

 

Изобретение относится к области вычислительной техники и может быть использовано в устройствах с микроЭВМ. Целью изобретения является повышение надежности. Устройство содержит оперативный блок 1, выход 2 напряжения питания памяти устройства, блок 3 формирования сигнала сброса, вход 4 напряжения питания устройства, компаратор 5 уровня напряжения питания, переключатель 6 питания, источник 7 питания, ключ 8, блок 9 управления, выходы 10 выборки памяти, 11 записи-чтения устройства. Поставленная цель достигается введением новых элементов и связей. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИК

РЕСПУБЛИК

А1

Ш4 G 06 F 12/16 ф

ФЪ

©Д ав, ) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

l(2i) 4288034/24-24 (22) 21. 07. 87 (46) 23.04,89. Бюл. Р 15 (72) Н.В.Стрелков и А.В.Кокорев (53) 681.32(088.8) (56) Коул Б.К. Бурное развитие энергонезависимых ЗУ. — Электроника, 1986, У 7, с. 18.

Патент Японии У 61-30304, кл. G 06 F 12/16, опублик. 1987. (54) УСТРОИСТВО ЗАЩИТЫ ПАМЯТИ (57) Изобретение относится к области вычислительной техники и может быть использовано в устройствах с микро„„SU„„1474657

3ВМ. Целью изобретения является повышение надежности. Устройство содержит операционный блок 1, выход 2 напряжения питания памяти устройства, блок 3 формирования сигнала сброса, вход 4 напряжения питания устройства, компаратор 5 уровня напряжения питания, переключатель 6 питания, источник 7 питания, ключ 8, блок 9 управления, выходы 10 выборки памяти, 11 записи-чтения устройства. Поставленная цель достигается введением новых элементов и связей. 1 з.п. ф-лы, 2 ил.

1474657

Изобретение относится к вычислительной технике и может быть использовано в устройствах с микро-3ВМ, в которых необходима защита оперативной информации при частых нарушениях пита-5 ния и длительном отключении сети.

Целью изобретения является повышение надежности.

На фиг. 1 представлена функциональная схема устройства защиты памяти микро-ЭВМ, на фиг. 2 — функциональная электрическая схема одного из возможных вариантов исполнения устройства, Устройство содержит операционный блок 1, выход 2 напряжения питания памяти устройства, блок 3 формирования сигнала сброса, вход 4 напряжения питания устройства, компаратор 5 уровня напряжения питания, переключа- 20 тель 6 питания, источник 7 питания, ключ 8, блок 9 управления, выход 10 выборки памяти устройства, выход 11 записи-чтения устройства, системный контроллер 12, генератор 13 тактовых импульсов, постоянный запоминающий блок 14, дешифратор 15 адресов, порт

16 ввода-вывода, элемент ИЛИ-НЕ 17, резистор 18, электролитический конденсатор 19 общий вход 20 питания, элементы ИЛИ-НЕ 21 и 22, элемент HE

23, элемент ИЛИ-НЕ 24, эпемент НЕ

25, элементы ИПИ-HE 26 и 27, переменный резистор 28, переключатель 29 режима, вход 30 имитации .управляюще- 35 го сигнала "Захват", диоды 31 и 32, электролитический конденсатор 33, транзистор 34, резисторы 35 и 36, вход 37 задания режима работы при восстановлении питания, микропроцессор 38 и блок 39 оперативной памяти.

Микропроцессор может быть реализован на БИС К580ИК80.

Устройство работает следующим образом. 45

Вход 37 при работе микро-ЗВМ разомкнут, однако его состояние через вход порта 16 читается микропроцессором по программе "Сброс" в момент включения питания. Если вход 37 ра- 50 зомкнут, то микропроцессор, обращаясь к блоку оперативной памяти через микропроцессорную магистраль, не изменяет содержимое базовых ячеек памяти и по информации этих ячеек (мет- 55 кам) определяет точку возврата микропроцессорной системы в начало пре рванной программы.

Таким образом, при любом нарушении питания операционный блок 1 повторяет прерванную операцию автоматически, что обеспечивает надежную работу связанного с микро-ЗВМ периферийного оборудования (например, печатающих устройств или каналов электросвязи).

Если вход 37 замкнут в момент включения питания, то блок 1 через читает состояние "0" и переходит в режим выполнения программы "Сброс" с начальной установкой базовых ячеек памяти. Таким образом, удается отли-. чить факт случайного или преднамеренного отключения питающего напряжения от факта необходимой процедуры инициализации, т.е. начальной установки, всей микропроцессорной системы в целом.

При первом включении питания блок

1, обращаясь к памяти, помещает в память какие-либо данные или прикладную программу, которые могут быть записаны либо полностью, либо частично. И если в данный момент происходит пропадание питающего напряжения по входу 4, то на всех входах и выходах блоков 1 и 3 постепенно устанавливается нулевой уровень.

При снижении питающего напряжения по входу 4 ниже уровня, допускаемого отклонением (как правило 5-10X) от номинала, компаратор 5 формирует потенциальный сигнал "1" для управления блоком 9, который сигналом Н переводит блок 1 в режим "Захват" и после завершения блоком 1 текущей микрокоманды получает ответный сигнал "Подтверждение захвата" HL. Как правило, время завершения микрокоманды не превышает. нескольких микросекунд, что вполне достаточно для нормального перехода блока 1 в пассивный режим работы.

При отключении питания по входу

4 сигнал "Сброс" блоком 3 не формируется, т.е, остается,в состоянии "0", а блок 9 находится в состоянии "1".

При совпадении сигнала "Захват" и сигнала пропадения питания (от компаратора 5) блок 9 потенциальным сигналом "0" закрывает ключ 8,, который сигналом 1 1 переводит память в режим "Чтение". Как только напряжение по входу 4 упадет до нуля, сигнал НЕ блока 1 устанавливается в состояние "0", однако сигнал "1" сос1474657 тояния блока 9 сохраняет неизменным состояние его выхода.

Таким образом, дальнейшая запись информации в память исключена, обеспечивается защита памяти данных и программ в момент отключения питания и в режиме хранения информации.

При включении сети, как только уровень питающего напряжения по входу 10

4 превысит нижний пороговый уровень, на входе .компаратора 5 появляется уровень "0", который поступает на вход блока 9. Сигнал "Захват" при включении питания не формируется, поэтому выход блока 9 остается неизменным. С выхода блока 3 на вход блока 9 подается сигнал "Сброс", который удерживается в состоянии " 1" в тече-. ние нескольких десятков миллисекунд, сохраняя состояние выхода блока 9 в режиме запрещения записи ("0"). По завершении сигнала Сброс (0") блок 9 изменяет состояние выхода ("1") под действием сигнала от компа- ig ратора 5, ключ 8 открывается и соединяет выход WE блока 1 с входом ГЕ/RE памяти.

Таким образом, обращения к памяти разрешены, обеспечивается защита памяти данных и программ в момент включения питания и в период нормальной работы микро-3ВМ.

Формула изобретения

1. Устройство защиты памяти, содержащее операционный блок, блок формирования сигнала сброса, компаратор уровня напряжения питания, переключатель питания, источник питания, 40 причем вход напряжения питания устройства подключен к первому входу компаратора уровня напряжения питания, первому входу переключателя питания и к входу запуска блока формирования сигнала сброса, выход которого подключен к входу начальной уста-, новки операционного блока, выход выборки памяти которого подключен к выходу выборки памяти устройства, выход переключателя питания подключен к выходу напряжения питания памяти устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены блок управления и ключ, причем первый и второй выходы . блока управления подключены соответственно к входу управления режимом

"Захват" операционного блока и к управляющему входу ключа, информационный вход и выход которого подключены соответственно к выходу сигнала записи-чтения операционного блока и к выходу записи-чтения.

Ю

2, Устройство по п. 1 о т л ич а ю щ е е с я тем, что блок управления содержит четыре элемента ИЛИНЕ, два элемента НЕ и переключатель режима, причем вход питания блока подключен к входам питания элементов

ИЛИ-НЕ с первого по четвертый и к входам питания первого и второго элементов НЕ, выходы первого элемента

НЕ и первого элемента ИЛИ-НЕ блока подключены соответственно к первому и второму выходам блока, первый и второй входы блока подключения соответственно к первым входам первого и второго элементов ИЛИ-НЕ, третий вход блока подключен к первому входу третьего элемента ИЛИ-НЕ и через второй элемент НЕ к первому входу четвертого элемента ИЛИ-НЕ, выход которого подключен к вторым входам первого и второго элементов ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ подключен к второму в:оду четвертого элемента ИГЛ-НЕ, заж кающий контакт, размыкающий контакт и выход переключателя режима подключены соответственно к общему входу питания, входу имитации управляющего сигнала

"Захват" и к второму входу третьего элемента ИЛИ, выход которого подключен к входу первого элемента HE.

1474657

Составитель N.Ñèëèí

Техред M.Äèäûê Корректор M.Ñàèáîpñêàÿ

Редактор О.Юрковецкая

Заказ 1895/47 Тираж об7 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытияи при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101