Частотный цифровой дискриминатор

 

Изобретение относится к измерительной технике и может быть использовано в системах телемеханики и автоматического управления. Цель изобретения - повышение быстродействия путем сокращения времени обработки сигналов. Дискриминатор содержит формирователь 1 измеряемого сигнала, формирователь 2 опорного сигнала, блок 3 раздвижки совпадающих импульсов, блок 4 задержки, элемент ИЛИ 5, элемент И 6, реверсивный счетчик 7, управляемый делитель 8 частоты. С целью повышения быстродействия выход блока 4 подключен ко второму входу элемента ИЛИ, выход блока 3 подключен к суммирующему входу счетчика 7. Для нормальной работы дискриминатора необходимо, чтобы измеряемая частота лежала в пределах O≤F<SB POS="POST">X</SB>≤F<SB POS="POST">O</SB>(2 - 2<SP POS="POST">-N</SP>), где F<SB POS="POST">X</SB> - измеряемая частота

F<SB POS="POST">O</SB> -опорная частота. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1, (19) (11) (51)4 Н 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

C (D

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4148650/24-09 (22) 08.09.86 (46) 07.05.89. Бюл.Е - )7 (72) И.И.Холкин, В.С.Новичков, М.Н.Левин, В.П.Ефимов, Д,П.Прунов и Н.А.Жилин (53) 621.376.6(088.8) (56) Авторское свидетельство СССР

II - 1184070, кл. Н 03 D 13/00, 1983. (54) ЧАСТОТНЫЙ ЦИФРОВОЙ ДИСКРИМИНАТОР (57) Изобретение относится к.измерительной технике и м.б. использовано в системах телемеханики и автоматического управления. Цель изобретения — повышение быстродействия путем сокращения времени обработки сигналов.

Дискриминатор содержит формирователь

1 измеряемого сигнала, формирователь

2 опорного сигнала, блок 3 раздвижки совпадающих импульсов, блок 4 задержки, элемент ИЛИ 5, элемент И 6, реверсивный счетчик 7, управляемый делитель 8 частоты. С целью повышения быстродействня выход блока 4 подклю- чен к второму входу элемента ИЛИ, выход блока 3 подключен к суммирующему входу счетчика 7. Для нормальной работы дискриминатора необходимо, чтобы измеряемая частота лежала в пределах 0 Я „ fo (2-2 ), где fx измеряемая частота; f, — опорная частота. 2 ил.

1478288

Изобретение относится к измерительной технике и может быть использовано в системах телемеханики и автоматического управления для опре5 деления разности двух независимых колебаний.

Цель изобретения — повышение быстродействия путем сокращения времени обработки сигналов. 1О

Fla фиг.! показана структурная электрическая схема частотного цифрового дискриминатора; на фиг.2 временные диаграммы его работы, lастотный цифровой дискриминатор содержит 1>ормирователь 1 измеряемого сигнала, формирователь 2 опорного сигнала, блок 3 раздвижки совпадающих импульсов, блок 4 задержки, элемент

ИЛИ 5, элемент И 6, реверсивный счет- 20 чик 7 и управляемый делитель 8 частоты.

Дискриминатор работает следующим образом, Блок 4 и блок 3 обеспечивают раздвижку совпадающих во времени импульсов частоты f„ c выхода формирователя 1 (фиг.2а) и импульсов частоты f с выхода формирователя 2 (фиг.2б).

На фиг.2в показаны импульсы частоты 30

Гв на выходе управляемого делителя

8. Интервал „ = - сдвиг импульсов частоты 1 на выходе блока 3 (фиг.2г) относительно импульсов час-. тоты f, опорного сигнала, Интервал

2с, — сдвиг импульсов частоты

2„4 на выходе блока 4 (фиг.2д) относительно импульсов частоты f, опорноЛ го сигнала,, — минимальный интервал между импульсами, обусловленный 40 быстродействием логических элементов и реверсивного счетчика 7. Максимальные значения частот измеряемого

f, и опорного сигналов ограничены

1 величиной Х p

Сравниваемые гармонические сигналы П х и 1!в поступают на формирователи 1 и 2, на выходах которых формируются частотно-импульсные сигналы 50

Х и О °

Пусть частота измеряемого сигнала будет больше частоты опорного сигнала

f>, ) fo>

55 тогда в реверсивном счетчике 7 устанавливается положительный код. При этом с его выхода знакового разряда снимается логическая единица и элемент 6 открыт. На вычитающий вход реверсивного счетчика 7 поступают сдвинутые, импульсы опорного сигнала

fд и импульсы с частотой ЙВ с выхода управляемого делителя 8, а на суммирующий вход — сдвинутые импульсы измеряемого сигнала.

Работа дискриминатора в этом случае описывается системой уравнений

1 в () „(f)((b) вых о (") ) !" э

8() о вь!х (где и — число разрядов реверсивного счетчика 7;

N „х(0) — значение кода на выходах дискриминатора.

Систему (l) можно записать в one1>аторной форме выу () 2лр(х() 8(1 (2) (P) = И „ (Р)

Решая систему (2), находим

f> (Р) — f 1

N (р) «Q., выл f 1 + РТ где Т = 2 /f — постоянная времени л частотного цифрового дискриминатора.

При Я „ i «1, где Я „— максимальная частота в спектре огибающей частотно-модулированного сигнала йх, инерционностью дискриминатора можно пренебречь и значение кода на выходе определяется выражением

11 (С)

И ( вых о где hf(t) = йх(t) — й,, причем величина fÄ() ограничена неравенством

Х )с(е) Ео (2 — 2 )

Если частота измеряемого сигнала меньше частоты опорного сигнала, т.е. о, то на вычитающий вход реверсивного счетчика 7 поступает больше импульсов,,чем на его суммирующий вход, и значение числа в реверсивном счетчике 7 начинает уменьшаться, После образования в счетчике от-. рицательного числа 1111 (соответствует 1 001 в прямом коде) закрывается элемент И 6, на вычитающий вход

1478288

О f„ Е (2 — 2 ).

Составитель Г. Корсаков

Техред Л.Сердюкова Корректор Т,Малец

Редактор А.Мотыль

Заказ 2370/52 Тираж 885 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул . Гагарина, 101 реверсивного счетчика 7 будут поступать только импульсы частоты Й () с выхода управляемого делителя 8 частоты. Если измеряемый сигнал U О, то в реверсивном счетчике 7 устанавливается максимальное отрицательное число 1 000.

Таким образом, для нормальной работы частотного цифрового дискриминатора необходимо, чтобы измеряемая частота лежала в пределах

Из описания работы дискриминатора видно, что в реверсивном счетчике

7 образуется число, пропорциональное разности измеряемой fx H опорной f

-о частот, представленное в дополнительном коде, причем знак разности частот определяется состоянием знакового разряда реверсивного счетчика7

Код 11 ы„ в любой момент времени после формирования числа в реверсивном счетчике 7 может быть без какихлибо преобразований введен в цифровую вычислительную машину, числа в которой также представляются в дополни", тельном коде.

Формула изобретения

Частотный цифровой дискриминатор, содержащий последов ательно соединенные формирователь измеряемого сигна,ла, вход которого является первым входом частотного цифрового дискриминатора, и блок раздвижки совпадающих импульсов, последовательно соединенные формирователь опорного сигнала, вход которого является вторым входом частотного цифрового дискриминатора, элемент И и блок задержки, последовательно соединенные реверсивный счетчик, N информационных выходов и выход знакового разряда которого являются (11+1) выходами частотного

15 цифрового дискриминатора, управляемый делитель частоты, частотный вход которого подключен к второму входу блока раздвижки совпадающих импуль.сов и первому входу элемента И, к вто2р рому входу которого подключен выход знакового разряда реверсивного счет чика, и элемент ИЛИ, выход которого подключен к вычитающему входу реверсивного счетчика, о т л и ч а ю щ и й=

25 с я тем, что, целью повышения быстродействия путем сокращения времени обработки сигналов, выход блока задержки подключен к второму входу элемента ИЛИ, в выход блока раздвижки совпадающих импульсов подключен к суммирующему входу реверсивного счетчика.