Д-триггер на мдп-транзисторах

 

Изобретение относится к области импульсной техники может быть использовано при построении различных устройств дискретной обработки информации. Цель изобретения - повышение быстродействия. Устройство содержит инвертирующие вентили 1 и 2 на элементах ИЛИ-НЕ, ключевые элементы 3,4, р-канальные транзисторы 5,7 и п-канальные транзисторы 6,8. Для достижения поставленной цели в устройство введены дополнительные инверторы 9 и 11 и новые функциональные связи, ключевые элементы 3 и 4 выполнены двунаправленными. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„90„„1478304

А1 (51) 4 H 03 К 3/286

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4244584/24-21 (22) 16.03.87 (46) 07.05.89.Бюл. к- 17 (71) Институт кибернетики с вычислительным центром Научно-производственного объединения "Кибернетика" (72) Т.Ф.Бекмуратов, Б.М.Мансуров, N.К.Арипджанов, Ф.Х.Маликова и Ф.И.Талипов (53) 621.374(088.8) (56) Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств.

M.: Советское радио, 1975, с. 124, рис. 3.40. (54) L -ТРИГГЕР НА МДП-ТРАНЗИСТОРАХ (57) Изобретение относится к области импульсной техники и может быть использовано при построении различных устройств дискретной обработки информации. Цель изобретения — повыыение быстродействия. Устройство содержит инвертирующие вентили 1 и 2 на элементах Ш1И-НЕ, ключевые элементы 3,4, р-канальные транзисторы 5,7 и и-канальные транзисторы 6 и 8. Для достижения поставпенной цели в устройство введены дополнительные инверторы 9 и 11 и новые функциональные связи, ключевые элементы 3 и 4 выполнены двунаправленными. 1 ил.

1 14783

Изобретение относится к вычислительной и импульсной технике и может быть использовано при построении различных устройств дискретной обработки информации. 5

Целью изобретения является повышение быстродействия D-триггера.

На чертеже представлена принципиальная электрическая схема D-триггера на МДП-транзисторах. 10

D-триггер содержит инвертирующие вентили 1 и 2 на элементах ИЛИ-НЕ, ключевые элементы 3 и 4, пары р- и и-канальных транзисторов соответственно 5,7 и 6,8, инверторы 9 — 11. 15

Устройство работает следующим образом.

В режиме хранения информации (например, Ц=1, Q=O), при отсутствии тактирующих сигналов записи (Т,=Т 2=0) 20 закрыт ключевой элемент 4 и открыт ключевой элемент 3, а открытые п-канальные транзисторы 6 и 8 отключают вторые входы вентилей И31И-НЕ уровнями

) логического "О". Зто обеспечивает сохранение состояния в триггере, так как уровень /=1 Формирует уровень Q=O на выходе вентиля 2, и через ключевой элемент 3 обеспечиваются срабатывание вентиля 1 и поддержания уровня Ц=1 на его выходе.

Таким образом обеспечивается устойчивое состояние триггера. Для записи состояния ч=1 и (."=О по второму

D -входу триггера при Dr=1 поступаю- 35 щий тактирующий сигнал Т =1 формирует на выходе инвертора 10 уровень "О", который закрывает п-канальные транзисторы 6 и 8, открывает р-канальные транзисторы 5 и 7, что приводит к по- 40 ступлению уровня D =1 через транзистор 5 на второй вход вентиля 1, уро" вень "О" с выхода инвертора 11 (так как И =1) поддерживает через транзистор 7 закрытым второй вход вентиля 2. 45

Таким образом, срабатывание вентиля 1 по второму входу приводит к формированию уровня "0 на выходе (т.е. Q=O) и в результате к формированию уровня

"1" на выходе вентиля 2 (т.е. Ц=1). 50

После окончания действия тактирующего сигнала по входу Т (7 =0) на выходе инвертора 10 формируется уровень "1", который открывает и-канальные транзисторы 6 и 8, что приводит к подаче уровня "О" на вторые входы вентилей 1 и 2. В результате вновь действует триггерная связь вентиля 2 через открытый ключевой элемент 3 на вход

04 2 вентиля 1, что обеспечивает устойчивое хранение записанной по D -входу информации 9=1, Ц=О. Если проследить| за процедурой записи по 0 -вхоцу состояния g-=1, Q=O, то в этом случае срабатывает цепь передачи уровня "1" (при D<=0) с выхода инвертора 11 на второй вход вентиля 2 через открытый р-канальный транзистор 7.

Поскольку число ярусно включенных транзисторов вентилей предлагаемого

D-триггера равно двум, то его быстродействие выше, чем известного, число ярусно включенных транзисторов в котором равно трем.

Формула и з обретения

D-триггер íà ЬЩП-транзисторах, содержащий последовательно включенные инвертирующие вентили, два тактирующих входа и цепь обратной связи, первый D-вход соединен с первым входом первого вентиля через первый ключевой элемент, первый управляющий вход которого соединен с первым тактирующим входом, второй D-вход через первый р-канальный транзистор подключен к второму входу первого вентиля, к которому подключен сток первого и-канального транзистора, исток которого подключен к общей шине, затворы первых и- и р-канальных транзисторов подключены к второму тактирующему входу, отличающийся тем, что, с целью повышения быстродействия, в качестве первого ключевого элемента используется двунаправленный ключ, причем второй D-вход подключен к входу первого дополнительного инвертора, выход которого через второй р-канальный транзистор подключен к второму входу второго вентиля, к которому подключен сток второго и-канального транзистора, исток которого подключен к общей шине, а затворы вторых р- и и-канальных транзисторов подключены к второму тактирующему входу, причем в цепь обратной связи устройства, соединяющей его выход с первым входом первого вентиля, включен второй двунаправленный ключ, инверсный вход которого соединен с первым тактирующим входом, а прямойс инверсным входом первого ключевого элемента и через второй дополнительный инвертор с первым тактирующим входом,