Устройство селекции и синхронизации импульсов

 

Изобретение относится к области импульсной техники и может быть использовано в устройствах преобразования и обработки информации: цифровых измерительных приборах, аналогоцифровых преобразователях. Цель изобретения - повышение быстродействия при одновременном снижении погрешности временной селекции. Устройство содержит шины 1,2 соответственно тактовых импульсов и входных импульсов, триггеры Д-типа 4,5, элемент И 12. Введение триггеров Д-типа 6-9, формирователей 10,11 импульсов, элемента И 13 и шины 3 сброса позволяет селектировать импульсы, отстоящие друг от друга на один период при минимальном интервале следования импульсов управления, равном периоду следования тактовых импульсов, что достигается за счет более полного использования быстродействия элементной базы при параллельной регистрации смежных запускающих сигналов. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИК

„„SU,„,1478309

А1 (51)4 Н 03 К 5/153

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

Н ABTOPCHOIVIV СВИДЕТЕЛЬСТВУ.; (21) 4246066/24-21 (22) 18.05,87 (46) 07.05,89. Бюп. У 17 (71) Научно-исследовательский институт прикладных физических проблем им, А,Н.Севченко (72) В.Ф.Григорьев и В.В.Данилевич (53) 621.373(088.8) (56) Авторское свидетельство СССР

Р 1322434, кл. Н 03 К 5/01, Н 03 К 5/153, 09. I0,85.

Авторское свидетельство СССР

Р 1370750, кл. Н 03 К 5/153, 12.08.86.

Гутников В.С. Интегральная электроника в измерительных устройствах. — Л.: Энергия, 1980, с ° 236, рис 16- l а, (54) УСТРОЙСТВО СЕЛЕКЦИИ И СИНХРОНИЗАЦИИ ИМПУЛЬСОВ (57) Изобретение относится к области импульсной техники и может быть использовано в устройствах преобразования и обработки информации:

; цифровых измерительных приборах, аналого-цифровых преобразователях. Цель изобретения — повышение быстродействия при одновременном снижении погрешности временной селекции. Устройство содержит шины 1,2 соответственно тактовых импульсов и входных импульсов, триггеры D-типа 4,5,элемент

И 12.Введение триггеров D-типа 6-9, формирователей 10, 11 импульсов, элемента И 13 и шины 3 сброса позволяет селектировать импульсы, отстоящие друг от друга на один период при минимальном интервале следования импульсов управления, равном периоду следования тактовых импульсов, что достигается за счет более полного использования быстродействия элементной базы при параллельной регистрации смежных запускающих сигналов. 3 ил.

М

1 147830

Изобретение относится к импульсной технике и может быть использовано в устройствах преобразования и обработки информации: цифровых измерительных приборах, аналого-цифровых преобразователях, электронных цифровых вычислительных машинах.

Цель изобретения — повышение быстродействия при одновременном снижении погрешности временной селекции.

На фиг.1 представлена электриче ская функциональная схема устройства селекции и синхронизации импульсов (ориентированная на элементы эмиттерно-связанной логики, для которой функции совпадения реализуются по уровням логического нуля); на фиг.2 и фиг.3 †. временные диаграммы, поясняющие его работу для различных интервалов следования и числа входных импульсов а также для различной фазы поступлейия этих импульсов по отношению к тактовым импульсам (скважность тактовых импульсов для данных примеров выбрана равной двум, а задержка в одном функциональном элементе — Тд /3, где Т вЂ” период следования тактовых импульсов).

Устройство селекции и синхронизации импульсов содержит шины 1-3 соот- 30 ветственно тактовых, входных импульсов и сброса (предварительной установки устройства в исходное состояние), первый, второй, третий, четвертый, пятый и шестой триггеры 4-9 35 (все триггеры D-типа), первый и второй формирователи 10 и 11 импульсов, первый и второй элементы И 1.2 и 13 и выходную шину 14, которая соединена с выходом первого элемента И 12, пер- 40 вый вход которого соединен с входом синхронизации второго триггера 5, первыми входами синхронизации третьего, четвертого, пятого и шестого триггеров 6-9 и шиной 1 тактовых импульсов. Шина 2 входных импульсов соединена с входом синхронизации первого триггера 4, прямой выход которого через первый формирователь 10 импульсов соединен с входом запуска тре- 5р тьего триггера 6, инверсный выход— с информационным входом того же триггера 4 и через второй формирователь

11 импульсов с входом запуска четвертого триггера 7. Шина 3 сброса .соединена с входами сброса третьего, четвертого, пятого и шестого триггеров 6-9, прямые выходы двух последних из которых соединены соответственно с первым и вторым входами второго элемента И 13, выход которого соединен с информационным входом вто- . рого триггера 5, инверсный выход которого соединен с вторым входом первого элемента И 12. Второй вход синхронизации третьего триггера 6 соединен с инверсным выходом и информационным входом пятого триггера

8,второй вход синхронизации которого соединен с инверсным выходом и информационным входом третьего триггера 6. Второй вход синхронизации четвертого триггера 7 соединен с инверсным выходом и информационным входом шестого триггера 9, второй вход синхронизации которого соединен с инверсным выходом и.информационным входом четвертого триггера 7, Устройство работает следующим образом.

Перед началом работы на шину 3 подается импульс положительной полярности. Им устанавливаются в нулевые состояния триггеры 6-9. При этом все они оказываются заблокированными по вторым входам синхронизации потенциалами логической единицы. На информационном входе триггера 5 устанавливается потенциал логического нуля с выхода элемента 13 и очередным тактовым импульсов на шине 1 он также переводится в нулевое состояние, блокируя потенциалом логической единицы с инверсного выхода элемент

12. Состояние триггера 4 в начальный момент времени может быть любым (для определенности пусть оно будет нулевым).

Поступающий на шину 2 импульс (фиг.2а) переводит триггер 4 в противоположное (единичное) состояние (фиг,2в). При этом запускается один из формирователей 10 и 11, который вырабатывает импульс положительной полярности с длительностью, приблизительно равной минимальному интервалу следования тактовых импульсов.

При переходе триггера 4 в единичное состояние запускается формирователь

10 (фиг,2г). Его выходным импульсом по входу запуска устанавливается в единичное состояние триггер 6, разблокировывая нулевым потенциалом своего инверсного выхода первый вход . синхронизации триггера 8 (первый канал предварительной синхронизации).

Последний, в зависимости от фазы поступления запускающего сигнала отз

1478309 носительно импульсов тактовой последовательности (фиг.2а), переключается в единичное состояние текущим или следующим за ним тактовым импульсом. Если отрицательный перепад

5 напряжения с инверсного выхода триггера 6 совпадает с тактовым импульсом и отстоит от спада последнего на достаточно большой интервал времени (фиг.26, д), то триггер 8 переключается по спаду текущего тактового импульса в единичное состояние, разблокировывая первый вход синхронизации триггера 6 нулевым потенциалом со своего инверсного выхода и устанавливая через элемент 13 единичный потенциал на информационном входе триггера 5 (фиг.2е). Последний по спаду следующего тактового импульса 20 в свою очередь переключается в единичное состояние (фиг,2к), разблокировывая потенциалом логического нуля с инверсного выхода элемент 12. По спаду этого же тактового импульса 25 триггеры 6 и 8 возвращаются в исходное состояние (фиг.2д,е). Следующий тактовый импульс проходит через разблокированный элемент 12 на шину

14 и своим спадом возвращает триггер 6 в нулевое состояние (фиг.2к), блокируя логический элемент 12.

Очередной входной импульс, поступающий на шину 2 (фиг,2а), снова переводит триггер 4 в нулевое состоя35 ние (фиг.2в).

Приведенный порядок функционирования устройства соответствует случаю достаточно большого интервала следования входных импульсов, когда триггеры 6, 8 и 7, 9 успевают устанавливаться в исходные состояния в промежутках между соответствующими входными импульсами. На фиг.3 приведенывременные диаграммы работы устройства на предельной частоте входных импульсов, сравнимой с частотой тактовых импульсов. Здесь, как и ранее, исходное состояние триггера 4 — нулевое. В рассматриваемом случае при поступлении первых двух входных импульсов на шину 2 триггеры 4, 6-9, формирователи 10 и 11 функционируют аналогично рассмотренному. Таким же образом происходят установка в единичное состояние триггера 5 (фиг.Зк) и селекция первого тактового импульса элементом 12. После этого, однако, триггер 5 не сбрасывается, а удерживается в единичном состоянии за счет потенциала логической единицы, поступающего на его информационный вход через элемент 12 с прямого выхода триггера 9. Если интервал следования входных импульсов близок к периоду тактовых импульсов

J и импульс формирователя 10 перекрывает соответствующий тактовый импульс (фиг.Зб,г), то по завершении предварительной синхронизации первого импульса не сбрасывается в нулевое состояние и триггер 6. Он удерФормирователь 11 импульсов вырабатывает при этом импульс запуска второго канала предварительной синхронизации, который состоит из триггеров 7 и 9 и функционирует аналогично первому каналу. На фиг.2 приведены временные диаграммы его работы для случая малой задержки спада текущего тактового импульса относительно отрицательного перепада сигнала с инверсного выхода триггера 7, когда этот импульс не может переключить упомянутый триггер в единичное состояние. В этом случае триггер 9 устанавливается в единичное состояние по спаду следующего тактового импульса (фиг ° 2и) . Дальнейшая работа оконечного селектирующего каскада (триггер 5 и элемент 12) протекает при этом так же, как и при его запуске от первого канала предварительной синхронизации (от триггера 8).

55 живается в единичном состоянии сигналом с выхода формирователя 10, вследствие чего на втором входе синхронизации триггера 8 остается разрешающий нулевой потенциал. Двумя очередными тактовыми импульсами этот триггер последовательно переключается в единичное и нулевое состояния, вырабатывая очередной импульс управления триггером 5, который поступает на его информационный вход через элемент 13. Таким образом, и триггер

5 к очередному тактовому импульсу остается в единичном состоянии (фиг.Зк), продолжая разблокировывать элемент 13. Всего в рассмотренном случае триггер 5 находится в единичном состоянии в течение трех тактов, пропуская через элемент 12 три тактовых импульса.

При использовании в устройстве в качестве триггеров микросхем типа

1478309

К500ТМ131, допускающих реализацию логической функции И (элемент И 13) путем объединения выходов триггеров, частоты следования тактовых и запускающих имггульсов могут быть равны предельной частоте переключения этих элементов. е

Фиг.2

Составитель А.соколов

Редактор Н.Лазаренко Техред А.Кравчук Корректор Л.Пилипенко

Заказ 2371/53 Тираж 885 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина,101 !! If

Формула изобретения 1О

Устройство селекции и синхронизации импульсов, содержащее первый триггер, вход синхронизации которого соединен с шиной входных импульсов, первый элемент И, выход которого соединен с выходной шиной, первый вход — с входом синхронизации второго триггера и шиной тактовых импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при одновременном снижении погрешности временной селекции, в него введены третий, четвертый, пятый и шестой триггеры, первый и второй формирователи импульсов, второй эле- 25 мент И и шина сброса, которая соединена с входами сброса третьего, четвертого, пятого и шестого григгеров, первые входы синхронизации которых ,соединены с первым входом первого элемента И, второй вход которого соединен с инверсным выходом второго триггера, информационный вход которого соединен с выходом второго элемента И, первый и второГг. входы которого соединены с прямыми выходами соответственно пятого и шестого триггеров, информационные входы и инверсные выходы которых соединены с вторыми входами синхронизации соответственно третьего и четвертого триггеров, информационные входы и инверсные выходы которых соединены с вторыми входами синхронизации соответственно пятого и шестого триггеров, причем вход запуска третьего триггера через первый формирователь имгульсов соединен с прямым выходом первого триггера, информационный вход и инверсный выход которого через второй формирователь импульсов . соединены с входом запуска четвертого триггера.