Устройство для функционального контроля систем управления

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для диагностики состояния систем управления. Цель изобретения - повышение достоверности контроля. Устройство содержит инверторы 8, 13, 16, алгебраический сумматор 9, решающий усилитель 10, интеграторы 11, 14, блоки задержки 12, 15, делитель 17, первый и второй блоки сравнения 18, 19. Увеличение достоверности контроля достигнуто за счет определения динамической и статической ошибок регулирования и за счет повышения помехоустойчивости. Улучшение характеристик устройства достигается введением дополнительных блоков задержки, усреднения и сравнения, а также исключением блока дифференцирования. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ6ЛИН

„„SU„„1479914 А1 (51) 4 С 05 В 23/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4273121/24-24 (22) 19.05.87 (46) 15.05.89. Вюл. К - 18 (72) В.Д. Рогожин (53) 681.325(088,8) (56) Авторское свидетельство СССР

У 732820, кл. G 05 В 23/02, 1980.

Авторское свидетельство СССР

1Ф 1145323, кл. С 05 В 23/02, 1980.

Авторское свидетельство СССР

И 732821, кл. G 05 В 23/02, 1980. (54) УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО

КОНТРОЛЯ СИСТЕМ УПРАВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для диагностики состояния систем управления. цель изобретения — повышение достоверности контроля. Устройство содержиг инверторы 8, 13, 16, алгебраический сумматор 9, решающий усилитель 10, интегратор 11, t4, блоки 12, 15 задержки, делитель 1 7, первый 18 и второй 19 блоки сравнения. Увеличение достоверности контроля достигнуто за счет определения динамической и статической ошибок регулирования и за счет повышения помехоустойчивости.

Улучшение характеристик устройства достигается введением дополнительных блоков задержки, усреднения и сравнения, а также исключением блока диффе- с ренцирования. 2 ил.

1479914

Устройство относится к автоматике и вычислительной технике. и может быть использовано для функционального контроля систем управления.

Цель изобретения — повышение до5 стоверности контроля.

На фиг. 1 изображеня схема подключения устройства; на фиг. 2 — структурная схема устройства. 10

Схема подключения устройства содержит объект 1 управления, регулятор 2, устройство 3 для функционального контроля, первый 4 и второй 5 сумматоры, первый 6 и второй 7 блоки индикации.

Структурная схема устройства содержит третий инвертор 8, алгебра- . ический сумматор 9, решакхций усилитель 10, первый интегратор 11, первый блок 12 задержки, первый инвертор 13, второй интегратор 14„ второй блок 15 задержки, второй инвертор 16, делитель 17, первый 18 и второй 19 блоки сравнения. 25

Устройство работает следующим образом.

Сигнал Ут поступает на первый вход интегратора 11. Получившийся сигнал интегральной суммы с первого выхода 30 блока 11 поступает на блок 12 задержки, который осуществляет сдвиг сигнала на время Dt. Выходной сигнал блока 12 задержки инвертируется блоком 13 и поступает на второй вход ин-35 тегратора 11. Таким образом, на выходе блока 11. образуется сигнал ; /)

$ Y,(t)at, (1)

1 40 который со второго выхода интегратора 11 поступает на делитель 17.

Делитель 17 вычисляет среднее значение регулируемой величины на интервале dt равное 45

f ) /|

У = ) Y (t)dt. (2) т

Сигнал от делителя 17 поступает на первый вход блока 18 сравнения, на второй вход которого через инвертор 8 поступает сигнал У, Блок 18 сравнения формирует сигнал алгебраической суммы который поступает на индикатор (блок индикации) 6. Таким образом, на индикаторе 6 отображается статическая ошибка управления на интервале /) t.

Одновременно сигнал У, поступает на первый вход алгебраического сумматора 9, на второй вход которого через инвертор 8 поступает сигнал У .

С выхода сумматора 9 сигнал поступа- ет на решающий усилитель 10, который формирует сигнал абсолютного значения. Выходной сигнал решающего усилителя 10 поступает на первый вход интегратора 14. Получившийся сигнал интегральной суммы поступает с первого выхода интегратора 14 на вход блока 15 задержки, который осуществляет сдвиг сигнала на время >t. Выходной сигнал блока 15 задержки через инвертор 16 поступает на второй вход интегратора 14. Таким образом, на выходе интегратора 14 образуется сигнал, равный

<;+/) < (/т,(е) — т,(q)/qc . (3)

1;

Сигнал со второго выхода интегратора 14 поступает на первый вход блока 19 сравнения, на второй вход которого поступает сигнал со второго выхода инвертора 16. Блок 19 сравнения формирует сигнал алгебраической суммы, который поступает на индикатор (блок индикации) 7. Таким образом, на индикаторе 7 отображается измене-. ние динамической ошибки управления на интервале

Использование предлагаемого уст-, ройства повышает достоверность функционального контроля систем управления, во-первых, потому, что оператору поступает больше необходимой информации о состоянии системы управления, дающей возможность определять не только динамическую, но и статическую ошибку, во-вторых, информация представлена в более удобном виде, так как показывает изменение состояния системы управления по сравнению с заданным. Кроме того, в устройстве исключено дифференцирование аддитивных импульсных помех и отсутствует вероятность взаимной компенсации динамической ошибки и дрейфа статических характеристик.

Формула изобретения

Устройство для функционального контроля систем управления, содержащее решающий усилитель, первый и второй инверторы, первый и второй ин1479914

Ху

Составитель И. Алексеев

Техред М.Ходаннч

Корректор M. Васильева

Редактор А. Ревин

Заказ 2540/45 Тираж 789 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственн. †издательск комбинат "Патент", г.ужгород, ул. Гагарина, 101 теграторы, подключенные выходами соответственно к входам обратной связи первого и второго интеграторов, подключенных информационными входами к информационному и эталонному входам устройства соответственно, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены третий инвертор, алгебраический сумматор, первый и второй блоки задержки, делитель и первый и второй блоки сравнения, вход третьего инвертора является эталонным входом устройства, выход третьего инвертора соединен с первым входом первого блока сравнения и с входом первого слагаемого первого сумматора, вход второго слагаемогo которого является информационным входом устройства, и ныход соединен с входом- решалцего усилителя, первый выход первого интегратора через делитель подключен к второму входу первого блока сравнения, второй выход через первый блок задержки— к входу первого инвертора, первый выход второго интегратора соединен с первым входом второго блока сравнения, второй выход через второй блок задержки — с входом второго инвертора, дополнительным выходом подключенного к второму входу второго блока сравнения, выход которого и выход первого блока сравнения являются вью ходами ошибки и параметра устройства соответственно.