Многофазный импульсный стабилизатор напряжения

 

Изобретение относится к источникам вторичного электропитания и может быть использовано для питания радиоэлектронной аппаратуры. Целью изобретения является расширение функциональных возможностей. Счетчик 9, включенный в состав каждой из N фазовых ячеек определяет мимнимальное гарантированное время паузы силового транзистора 1, в течение которого энергия дросселя 3 полностью отдается в нагрузку. Это время определяется кодом, записанным в счетчик 9 с выхода блока управления 10, который, анализируя сигналы с выхода счетчика 9 и замыкающего диода 2, на каждом периоде работы измеряет время бестоковой паузы дросселя 3. Если это время меньше нормыто код на входе счетчика 9 увеличивается на единицу, что приводит к удлинению гарантированного времени паузы транзистора 1. Если бестоковая пауза дросселя 3 больше нормы, код на входе счетчика 9 на каждом периоде уменьшается на единицу, что сокращает бестоковую паузу дросселя 3. В результате при неполной нагрузке уменьшается минимальное напряжение, необходимое для работы устройства. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„Я0„„1483440 А1 511 4 G 05 F 1/56

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ilQ ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4343268/24-07 (22) 28.10.87 (46) 30.05.89. Бюл. № 20 (72) И. М. Хасанов (53) 621.3! 6.722.1 (088.8) (56) Авторское свидетельство СССР № 1018522, кл. G 05 F 1/56, 1981.

Авторское свидетельство СССР № 1082177, кл. G 03 F 1/56, 1982. (54) МНОГОФАЗНЫЙ ИМПУЛЪСНЫЙ

СТАБИЛИЗАТОР НАПРЯЖЕНИЯ (57) Изобретение относится к источникам вторичного электропитания и может быть использовано для питания радиоэлектронной аппаратуры. Целью изобретения является расширение функциональных возможностей.

Счетчик 9, включенный в состав каждой из

N фазовых ячеек определяет минимальное гарантированное время паузы силового транзистора I, в течение которого энергия дросселя 3 полностью отдается в нагрузку. Это время определяется кодом, записанным в счетчик 9 с выхода блока управления 10, который, анализируя сигналы с выхода счетчика 9 и замыкающего диода 2, на каждом периоде работы измеряет время бестоковой паузы дросселя 3. Если это время меньше нормы, то код на входе счетчика 9 увеличивается на единицу, что приводит к удлинению гарантированного времени паузы транзистора 1. Если бестоковая пауза дросселя 3 больше нормы, код на входе счетчика 9 на каждом периоде уменьшается на единицу, что сокращает бестоковую паузу дросселя 3. В результате при неполной нагрузке уменьшается минимальное напряЖение, необходимое для работы устройства. 3 ил.

1483440

Изобретение относится к электротехнике и может быть использовано для создания стабилизированных вторичных источников питания.

Цель изобретения — расширение функциональных возможностей импульсного стабилизатора напряжения.

На фиг. 1 представлена структурная схема многофазного импульсного стабилизатора; на фиг. 2 — схема блока управления первым счетчиком; на фиг. 3 — временные диаграммы, поясняющие работу многофазного импульсного стабилизатора напряжения.

Стабилизатор состоит из N фазовых каналов, каждый из которых содержит силовой транзистор 1, диод 2 и дроссель 3, соединенные с блоком 4 контроля, выход которого соединен с инвертирующим входом элемента И 5 и первым входом элемента- И 6.

Выходы элементов И 5 и 6 соединены с первым и вторым входами элемента ИЛИ 7, выход которого соединен с управляющим входом транзистора 1. Второй вход элемента

И 6 соединен с выходом широтно-импульсного модулятора (ШИМ) 8. Выход первого счетчика 9 соединен с первым входом,ШИМ

8, третьим входом элемента И 6 и вторым входом блока 10 управления, а информационные входы предустановки — с соответствующими выходами блока 10 управления, первым входом соединенного с входом блока 4 контроля. Кроме того, стабилизатор содержит фильтр 11, вход которого соединен с дросселем 3 фазовых каналов, а выход — с входом блока 12 рассогласования, выход которого соединен с вторыми входами, ШИМ всех фазовых каналов, тактовый генератор !3, выход которого соединен с вторыми входами элементов И 5 и 6, с тактовыми входами N-разрядного распределителя 14 импульсов и счетными входами первых счетчиков 9, управляющие входы разрядов распределителя 14 соединены с выходами соответствующих блоков 4 контроля, а выходы разрядов распределителя 14 — с входами ввода информации первых счетчиков 9.

Выход фильтра 11 подключен к нагрузке 15.

Блок управления счетчиков (фиг. 2) содержит двухвходовый элемент ИЛИ вЂ” НЕ 16, входами соединенный с входными выводами блока управления, а выходом — с входом интегратора 17, в качестве которого может быть использована. например, RC-цепь.

Выход интегратора соединен с объединенными входами двух пороговых элементов, имеющих разный порог переключения, в качестве которого могут быть использованы компараторы напряжения. Выходы пороговых элементов 18 и 19 непосредственно, а выход элемента ИЛИ вЂ” НЕ 16 через инвертор 20 и укорачивающую цепь 21 соединены с логическим узлом, содержащим третий и четвертый трехвходовые элементы И 22 и 23, причем первый, инверсный, вход третьего элемента И 22 и третий, прямой, вход четвертого элемента И 23 соедине5

1О !

55 ны с выходом первого порогового элемента 18, третий, инверсный вход третьего элемента И 22 и второй, прямой, вход четвертого элемента И 23 соединены с выходом второго элемента 19, второй, прямой, вход третьего элемента И 22 и первый; инверсный, вход четвертого элемента И 23 соединены с выходом элемента ИЛИ вЂ” НЕ 16 через инвертор 20 и укорачивающую цепь

21. Выход третьего элемента И 22 соединен с входом « — 1» обратного счета, а выход четвертого элемента И 23 — с входом «+1» прямого счета второго счетчика 24. Выходы второго счетчика 24 служат выходными выводами блока управления счетчиком.

Устройство работает следующим образом.

По переднему фронту импульса с выхода разряда распределителя 14, поступающего на вход ввода информации первого счетчика 9 импульсов, производится запись в него кода, подаваемого на входы предустановки первого счетчика 9 от блока 10 управления, т. е. производится предустановка первого счетчика 9. Первый счетчик 9 начинает считать периоды тактового генератора и по окончании К-го перепада, равного разности информационной емкости и предварительно записанного кода (в десятич ном исч ислен и и) выход счетчика устанавливается в единичное состояние и запускает, ШИМ 8.

ШИМ 8 формирует управляющий импульс, длительность которого пропорциональна напряжению, поступающему на первый вход, ШИМ 8 с блока 12 рассогласования. Величина этого напряжения определяется величиной тока в нагрузке 15.

Время нахождения счетчика в нулевом состоянии является временем, отводимым на разряд (спад тока) дросселя 3.

Сигналы с выхода первого счетчика 9 и, ШИМ 8 поступают на входы элемента И 6, сигнал «1» счетчика 9 является разрешающим для прохождения, ШИМ-импульса и присутствует на входе элемента И 6 до прихода очередного импульса с распределителя 14. С выхода элемента И 6 через элемент ИЛИ 7 импульс, ШИМ 8 поступает на управляющий вход транзистора 1, который открывается, и ток через дроссель 3 начинает нарастать. Длительность управляющего импульса с выхода элемента И 6 не может превысить времени нахождения счетчика в единичном состоянии, а может быть только равно ему в предельном случае (минимальном входном напряжении).

С приходом следующего импульса разряда распределителя при отсутствии возмущений со стороны нагрузки или входа стабилизатора первый счетчик 9 устанавливается в предшествующее состояние (т. е в него производится запись того же кода с входом предустановки); выход счетчика усганавливается в «О» транзистор закрывается, ток дросселя 3 спа:-".ет, замыкаясь через фильтр 11, диод и нагрузку 15.

1483440

Формула изобретения

При отказе одного или нескольких фазовых каналов соответствующие блоки контроля 4 выдают сигналы «Неисправно». В отказавших фазовых каналах элементы И 6 закрываются, а элементы И 5 открываются, на входы транзисторов через элементы И 5 и ИЛИ 7 поступают короткие замыкающие импульсы непосредственно с тактового генератора 13. По сигналам с блока 4 контроля соответственно изменяется коэффициент пересчета распределителя 14 и уменьшается период работы исправных фазовых каналов.

При стационарной нагрузке и импульсном входном напряжении состояние первого счетчика 9 перед началом счета в каждом цикле не меняется и соответствует величине

«Норма», определяемой блоком 10 управления.

При изменении в ту или иную сторону параметров нагрузки или/и входного напряжения стабилизатора изменяется время нарастания и спада тока дросселя, величина бестоковой паузы. Блок управления при этом оценивает величину этой паузы и корректирует состояние первого счетчика 9 перед началом счета в каждом цикле, увеличивая его на единицу, если пауза больше нормы, или, уменьшая на единицу, если пауза меньше нормы. При этом в первом случае уменьшается коэффициент пересчета счетчика 9 и уменьшается время, предоставляемое на разряд дросселя 3, во втором случае коэффициент пересчета первого счетчика 9 увеличивается и, соответственно, увеличивается время, предоставляемое на разряд дросселя 3. Таким образом, величина времени, предоставляемого на разряд (спад тока) дросселя 3, и величина бестоковой паузы поддерживаются на минимальном безопасном уровне, а величина времени, гредоставляемого на нарастание тока дросселя, поддерживается на максимально возможном уровне.

Пуск стабилизатора происходит мягко, так как в первоначальный момент счетчик 9 находится в нулевом состоянии, при этом коэффициент пересчета его и, соответственно, время, предоставляемое на спад тока дросселя 3 максимальны.

Блок 10 управления счетчиком работает следующим образом.

Элемент ИЛИ вЂ” HE 16 бока, на первый, инверсный, вход которого подают сигнал с диода 2, а на второй, прямой, вход — сигнал с выхода счетчика 9, на выходе формирует импульсы, совпадающие по времени с бестоковой паузой тока дросселя, которые подаются на вход интегратора 17. На выходе интегратора формируются треугольные импульсы, амплитуда которых пропорциональна длительности подаваемых на вход импульсов, т. е. длительности бестоковой паузы. Если бестоковая пауза меньше нормы и, соответстенно, амплитуда импульсов с выхода интегратора не достигает порога переключения пороговых элементов !8 и 19, 5

55 через третий элемент И 22 проходит короткий импульс, формируемый инвертором 20 и укорачивающей цепью 2! и совпадаюгций по времени с концом бестоковой паузы. Этот импульс поступает на вход « — 1» второго счетчика 24 и уменьшает содержимое его на единицу. Если бестоковая пауза находится в пределах нормы, амплитуда импульсов с выхода интегратора достигает порога переключения элемента 18, состояние второго счетчика 24 не меняется. Если бестоковая пауза больше нормы, происходит переключение элементов 21 и 22 и короткий имгульс, формируемый инвертором 20 и укорачивающей цепью 2!, через четвертый элемент И 23 поступает на вход «+ l » второго счетчика 24 и увеличивает его содержимое на единицу. Число, записанное во втором счетчике 24 блока управления счетчиком, переписывается в счетчик 9 стабилизатора и определяет время, предоставляемое на разряд дросселя.

Многофазный импульсный стабилизатор напряжения, содержащий управляемый кольцевой распределитель импульсов с одним выходом и двумя входами в каждом разряде, тактовый генератор, блок рассогласования, фильтр и У фазовых каналов, объединенными входными выводами подключенных к входному выводу, а объединенными выходными выводами — к входу фильтра, подключенного выходом к выходному выводу и входу блока рассогласования, выход которых подсоединен к первым входам фазовых каналов, вторые входы фазовых каналов и первые входы всех разрядов управляемого кольцевого распределителя импульсов соединены с выходом тактового генератора, управляющие выходы фазовых каналов подключены к вторым входам каждого разряда управляемого кольцевого распределителя импульсов, выходы которых соединены с третьими входами фазовых каналов, причем каждый фазовый канал состоит из силового транзистора, дросселя и диода, соединенных по схеме понижающего регулятора, входные и выходные выводы которого подключены к входным и выходным вь водам фазового канала соответственно, а общая точка указанных элементов подсоединена к входу блока контроля, выходом соединенного с управляющим выходом соответствующего фазового канала, первым инвертнрующим и первым прямым входами, первого и второго элементов И, подключенных выходами к входам элемента ИЛИ, выходом соединенного с управляющим входом. силового транзистора, второй прямой вход второго элемента И соединен с выходом широтно-импульсного модулятора, первый из двух входов которого соединен с первым входом фазового канала, третий прямой вход второго элемента И

1483440

Гон дросселя д

Выход сиетиина9

Напряжение диода г

Выход онемента арнне 7Е

Выход интегратора >7

Вы од онементагу

Фиг 3

Составитель Ю. Опадний

Редактор Л. Пнолинская Гех ред И. Be рес Корректор Т. Малец

За каз 2832/45 Тираж 788 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская на 6., д. 4)5

Производственно-издательский комбинат «Патент», r, Ужгород, ул. Гагарина, 101 соединен с вторым входом широтно-импульсного модулятора и выходом первого счетчика импульсов, счетный вход которого соединен с вторым прямым входом первого элемента И и вторым входом фазового канала, управляющий вход первого счетчика соединен с третьим входом фазового канала, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены блок управления первого счетчика, выходами подключенный к введенным 10 входам предустановки первого счетчика, первым входом подсоединенный к выходу первого счетчика, а вторым входом — к входу блока контроля, в качестве управляющего входа первого счетчика использован вход 15 ввода информации, причем блок управления первым счетчиком включает в себя элемент

ИЛИ вЂ” HE, первый прямой вход которого подключен к первому, а второй инверсный вход — к второму входам блока управления счетчиком, выход элемент ИЛИ вЂ  через интегратор подключен к объединенным входам двух компараторов, а через инвертор — к входу ускоряющего звена, выход первого компаратора соединен с первыми инверсным и прямым входами соответственно третьего и четвертого элементов И, выход второго компаратора подключен к вторым инверсному и прямому входам соответственно третьего и четвертого элементов И, а выход ускоряющего звена подключен к третьим прямому и инверсному входам соответственно третьего и четвертого элементов И, выход третьего элемента И соединен с вычитающим, а выход четвертого элемента И вЂ” с суммирующим входами второго счетчика, выходы которого подсоединены к выходам блока управления счетчиком.