Устройство для дифференциальной защиты двойной системы сборных шин электроустановки

 

Изобретение относится к области релейной защиты и может быть использовано для защиты от кз двойной системы сборных шин электроустановки. Целью изобретения является повышение надежности функционирования путем увеличения селективности в переходном режиме внешнего кз. В устройстве используются изменяемый порог запуска логической части устройства в зависимости от тока предшествующего режима, изменяемый порог запуска в зависимости от производной дифференциального тока и резкого снижения порога в последующих после первого периода переходного процесса кз. 1 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg 4 Н 02 Н 3/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPH fKHT СССР (21) 4252589/24-07 (22) 28. 05. 87 (46) 07,07,89, Бюл. Р 25 (71) Новосибирский электротехнический институт (72) Л.В.Багинский, М.Б.Додонов, И.П.Тимофеев и Б.А.Федотов (53) 62 1.3 16. 925 (088. 8) (56) Авторское свидетельство СССР

Ф 237240, кл. Н 02 Н 3/28, 1968, Авторское свидетельство СССР

У 1019539, кл. Н 02 Н 3/28, 1983. (54) УСТРОЙСТВО ДЛЧ ДИФФЕРЕНЦИАПЬНОЙ

ЗАЩИТЫ ДВОЙНОЙ CHCTEMH СБОРНЫХ ШИН

ЭЛЕКТРОУСТАНОВКИ

Изобретение относится к области релейной защиты и может быть использовано для защиты двойной системы сборных шин (CCLI) с фиксированным присоединением элементов.

Цель изобретения — повышение надежности функционирования защиты двойной системы сборных шин путем увеличения селективности в переходном режиме внешнего короткого замыкания.

На чертеже приведена блок-схема устройства.

Устройство содержит два блока датчиков 1 и 2 тока, подключенных к трансформаторам тока присоединений соответственно первой и второй систем сборных шин. Первые полюса вторичных обмоток датчиков 1 и 2 тока при этом объединены, а вторые присо„„Я0„„1492411 А 1 (57) Изобретение предназначено для релейной защиты и может быть использовано для защиты от к.з, двойной системы сборных шин электроустановки.

Целью изобретения является повышение надежности функционирования путем увеличения селективности в переходном режиме внешнего к.з. В устройстве используется изменяемый порог запуска логической части устройства в зависимости от тока предшествующего режима, изменяемый порог запуска в зависимости от производной дифференциального тока и резкого снижения порога в последующих после первого периода переходного процесса,к.з.

1 ил. единены к многоплечим диодным полумостам 3 и 4 соответственно, катоды и аноды диодов которых объединены и подключены к фазным органам 5 и

6, выходы которых подключены к одному иэ входов первого 7 и второго 8 элементов И, а выходы первого 7 и второго 8 элементов И подключены к входу выходных органов 9 и 10 соответственно. К анодам и катодам мно гоплечих диодных полумостов 3 и 4 подключены два входа первого 11 и второго 12 сумматоров. Два входа третьего сумматора 13 подсоединены к незаземпенным концам соответствующих дифференциальных резисторов 14 и

15 нагрузки.

Первый 16 и второй 17 пусковые органы включены между общей точкой вторичных обмоток датчиков 1 и 2 то1492411 ка и незаземленным концом дифференциальных резисторов 14 и 15 нагрузки. К этой же точке дифференциальных резисторов 14 и 15 подключены входы первого 18 и второго 19 дифференциаторов, выходы которых соединены с входами первого 20 и второго 21 выпрямителей, Выход первого выпрямителя 20 подключен к входам первого

22 и второго 23 компараторов, а выход второго выпрямителя 21 — к входам третьего 24 и четвертого 25 компараторов. Выходы первого компаратора 22 .и третьего компаратора 24 соединены через два последовательно включенных нагрузочных резистора 26, 27 и 28, 29 с входами соответственно первого

30 и второго 31 инвертирующих расширителей импульсов. Выход первого сумматора 11 соединен с входом пятого компаратора 32, первым входом первого формирователя 33 опорного напряжения и входом первого блока 34 задания уставок, а выход второго сумма- 25 тора 12 — с входом шестого компаратора 35, первым входом второго формирователя 36 опорного «-апряжения и входом второго блока 37 задания уставок.

Выходы пятого 32 и шестого 35 компараторов связаны с входами соответственно третьего 38 и четвертого

39 элементов И, при этом второй вход третьего элемента И 38 соединен с выходом первого инвертирующего расширителя 30 импульсов, а выход — с объединенными входами первого расширителя 40 импульсов и первого жду- 40 щего мультивибратора 4 1, Второй вход четвертого элемента И 39 соединен с выходом второго инвертирующего расширителя 31 импульсов, а выход— с объединенными входами второго рас- 45 ширителя 42 импульсов и второго ждущего мультивибратора 43. Выходы ждущих мультивибраторов 41 и 43 соединены соответственно с вторыми входами первого 33 и второго 36 формирователей опорного напряжения. Выход первого расширителя.40 импульсов соединен с входами первого инвертора 44, а выход второго расширителя

42 импульсов — с входом второго инвертора 45, Выходы инверторов.44 и

45 соединены соответственно с вторыми входами первого 7 и второго 8 элементов И.

Выходы первого 33 и второго 36 формирователей опорного напряжения соединены соответственно с управляющим выходом пятого компаратора

32 и шестого компаратора 35. Выходы первого 34 н второго 37 блоков задания уставок соединены соответственно с управляющими входами первого компаратора 22 и третьего компаратора

24, Выход третьего сумматора 13 соединен с входом третьего выпрямителя

46, а выход третьего выпрямителя 46 с выходами третьего дифференциатора

47, седьмого компаратора 48 и общего пускового органа 49, выход последнего подключен к третьему входу первого

7 и второго 8 элементов И. Выход седьмого компаратора 48 является одним из входов пятого элемента И 50, два других входа которого соединены с выходами первого 16 и второго 17 пусковых органов соответственно.

Выход пятого элемента И 50 подключен к одному из входов элемента

ИЛИ 51, выход которого соединен с входом третьего расширителя 52 импульсов, выход которого в свою очередь соединен с базой первого транзистора 53. Эмиттер транзистора 53 заземлен, а коллектор соединен с одним концом обмотки реле 54, второй конец которой подключен к источнику питания, а два замыкающих контакта

55 и 56 реле соединяют катоды и аноды двух многоплечих диодных полумостов 3 и 4.

Выход третьего дифференциатора 47 соединен с входом четвертого выпря мителя 57, выход которого является входом восьмого компаратора 58 и входом девятого компаратора 59, имеющего инверсный выход. Управлянщий вход восьмого компаратора 58 соединен с выходом первого блока 34 задания уставок, а выход — с коллектором второго транзистора 60 и анодами первого 61 и второго 62 диодов, эмиттер транзистора 60 при этом заземлен, а база подключена к коллектору первого транзистора 53 и одному из входов элемента И-НЕ 63. Катоды диодов 61 и 62 подключены соответственно к входам первого 30 и второго 31 инвертирукщих расширителей импульсов.

Инверсный выход девятого компаратора

59 соединен с входом третьего инвертирующего расширителя 64 импульсов и одним иэ входов шестого элемента

492411 6 вой орган 40, и на выходе логической части схемы устройства (выход инвертора 44 или 45) будет сигнал логической

"1". Время срабатывания защиты опре5 деляется углом блокировки реагирующего органа 5 (6).

Кроме того, используются дополнительные признаки переходного про10 цесса, так как при любом переходном процессе при внешнем к.з. в каждом периоде существует время, в течение которого напряжение, пропорциональное сумме модулей токов всех присое15 динений, совпадает с паузой в производной дифференциального тока, замеренного на определенном уровне.

Время такого совпадения при внешних к.з. больше, чем при любых внутренZ0 них. Для реализации этих признаков используется напряжение на выходе

ЩП 3 (4), иэ которого на определенном уровне запуска формируются им25

5 1

И 65, два других входа которого соединены соответственно с выходами второго компаратора 23 и четвертого компаратора 25, а выход является вто рым входом элемента ИЛИ 51.

Выход третьего инвертирующего расширителя 64 импульсов подключен к второму входу элемента И-НЕ 63 и одному из входов седьмого элемента

66, другой вход которого соединен с базой первого транзистора 53, к коллектору которого подключены также катоды третьего 67 и четвертого 68 диодов, аноды которых соединены соот ветственно с общими точками двух пар последовательно соединенных Нагрузочных резисторов 26, 27 и 28, 29.

Выход седьмого элемента И 66 является третьим входом элемента ИЛИ 51, а выход элемента И-НЕ 63 соединен с катодами пятого 69 и шестого 70 диодов, аноды которых подключены к выходу второго пускового органа 17 и выходу четвертого компаратора 25 соответственно. Фазные органы 5 и 6 выполнены по схеме, содержащей двуплечую схему сравнения со средней (заземленной) точкой, соединенной через выпрямитель с реагирующи. органом, на управляющий вход которого подается опорное напряжение, величина которого определяет необходимый угол блокировки.

Устройство работает следующим образом.

Вторичные токи трансформаторов тока присоединений первой и второй систем шин поступают на входы блоков датчиков 1 и 2 тока, подключенных к каждой иэ ССШ. Вторичные токи датчиков 1 и 2 тока разделяются по знаку полупериода с помощью многоплечих двойных полумостов 3 и 4, образуя на выходах фазных органов

5 и 6 сумму модулей положительных и отрицательных полуволн. При этом между точкой объединения вторичных обмоток датчиков 1 и 2 тока и земпей образуется дифференциальная цепь, в которую включены пусковые органы

16 и 17 и дифференциальные резисторы

14 и 15, На последних выделяется напряжение, пропорциональное дифференциальному току.

Защита срабатывает, если на всех трех входах логических элементов И

7 и 8 будут сигналы, т.е. сработает фазный орган 5 или 6 и общий пускопульсы запуска, которые сравниваются во времени с паузами в производной дифференциального тока. Уровень запуска не является постоянным и реализуется формирователями 33 и 36 опорного напряжения.

В случае внешнего к.з. дифференциальный ток до насыщения ТТ равен нулю, следовательно, его производная на выходе дифференциатора 18 (19) равна нулю, и состояние компаратора

22 (24), на вход которого подается выпрямленное напряжение с выхода дифференциатора, не изменится. При этом на выходе расширителя импульсоь" с инверсным выходом будет логическая "1" и на обоих входах элемента

И 38 (39) запускается ждущий мультивибратор 41 (43); расширителем 40 (42) .импульсов этот сигнал удлиняется до 25 мс и в качестве логического

"0" с выхода инвертора 44 (45) поступает на один из входов элемента И

7 (8), блокируя защиту, Ждущий мультивибрато 41 (43) снижает уровень запуска J„> путем воздействия на

50 формирс в, тель 33 (36) опорного напряжения на время затухания переходного процесса в целях защиты при внешних к.з.

При внутреннем к,з. как и при внешнем, запустится компаратор 32 (35) . Однако одновременно с этим сработает компаратор 22 (24), опорное напряжение которого при этом меньше, чем при внешнем, поскольку в диффе1492411

Формула изобретения

Устройство для дифференциальной защиты пнойной спстемь: сборных шин электроустановки, содержащее первый

h второй блж,и,затчикон тока„п рвичная обмотка к ая .for о датчика тока предназначена лпя подключения к трансформатору тока соответствующего присоединения первой и второй систем шин, первые полюса вторичных обмоток в каждом блоке датчиков тока сбъединеиы, а их вторые пол-к.а подключены к соответстнуюшим входам первого и второго многоплечих диодных полумостов, в которых аноды объединены и подключены к первым входам, а катоды объединены и подк.-.,;aerie к вторым входам первого и второго фаэных орГанон Выходы которых подключиHbl к

45 ре нциал ьной цепи и оянля етс я ток, и на втором входе логического элемента

И 38 (39) появится логический "0".

Запуск ждущего мультинибратора 41 (43) и расширителя 40 (42) импульсов

5 не последует. На входе элемента И

7 (8) от логической части будет сигнал высокого уровня и при срабатывании фазного 5 (6) и пускового 49 органов защита приходит в действие. Для того, чгобы при внутренних к,з, импульс запуска с выхода логического элемента И 38 (39) не мог сформироваться вследствие перехода производной дифференциального тока через ноль, предусматривается задержка на появление логической "1" на втором входе элемента И 38 (39).

В режиме нарушения фиксации производится объединение ЩП 3 (4) защит обеих систем шин, производятся переключения в логической части защит с тем, чтобы устойчивость функционирования защиты в режиме нарушения 25 фиксации не снижалась.

Таким образом, предлагаемое устройство благодаря испол- зованию изменяемого порога запуска логической части устройства в занигимости от гока предшествующего режима, резкого сшмения порога в последующих после первого периода переходного процесса, а та же за счет использования изменяемого порога формирования логичес с ч5 ких сигналов по производной дифференциального тока, обеспечивает понышение надежности функционирования. первым входам соответственно перного и второго злементов И, выходы которых подключены к входам соответственно первого и второго выходных органов, первый и второй сумматоры, первый и второй входы которых объе-. динены соответственно с первым и вторым входами первого и второго фазных органов, первый и второй ждущие мультивибраторы, входы которых объединены с входами соответственно первого и второго расширителей импульсов, к выходам которых подключены входы соответственно первого и второго инверторов, первый и второй дифференциальные резисторы, первые полюса каждого из которых подключены к земле, а вторые полюса — соответственно к первому и второму входам третьего сумматора, эпемент ИЛИ, выход которого через третий расширитель импульсов подключен к базе первого транзистора, эмиттер которого подключен к земле, а коллектор— к первому полюсу обмотки реле с двумя замыкающими контактами, к второму полюсу обмотки реле подключен источник питания, первый замыкающий контакт реле включен между нторыми входами первого и второго фазных органов, а второй замыкающий контакт реле †меж первыми входами перного и второго фазных органов, общий пусковой орган, третий, четвертый, пятый и шестой элементы И, три дифференциатора, два выпрямителя, шесть компараторов, элемент И-НЕ, шесть дио— дов и дна нагрузочных резистора, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности функционирования путем увеличения селективности в переходном режиме внешнего короткого замыкания, дополнительно введены первый и второй пусковые органы, первый и второй блоки задания уставок, первый и второй формирователи опорного напряжения, третий и четвертый выпрямители, седьмой, восьмой и денягый компараторы, седьмой элемент И и второй транзистор, три инвертирулцих расширителя импуль1 сов, первые входы первого и второго пусковых органов подключены соответственно к упомянутым объединенным первым полюсам вторичных обмоток первого и второго блоков датчиков тока, вторые входы первого и второго пусковых органов подключены к упомяну1492411 тым вторым полюсам соответственно первого и второго дифференциальньм резисторов, выходы первого и второго пусковых органов подключены соответ5 ственно к первому и второму входам пятого элемента И, вьмоды первого и второго сумматоров подключены к входам соответственно первого и второго блоков задания уставок, объединенному с первыми входами соответственно первого и второго формирователей опорного напряжения и с первыми входами соответственно пятого и шестого компараторов, выходы первого и второго блоков задания уставок подключены к первым входам соответственно первого и третьего компараторов, выходы первого и второго формирователей опорного напряжения подключены к 20 вторым входам соответственно пятого и шестого компараторов, выходы которых подключены к первым входам соответственно третьего и четвертого элементов И, выходы первого и второ- 25 го ждущих мультивибраторов подключены к вторым входам соответственно первого и второго формирователей опорного напряжения, выходы первого и второго инверторов подключень к вторым входам соответственно первого и второго элементов И, входы первого и второго дифференциаторов подключены к упомянутым соответственно первому и второму входам третьего сумматора, выход первого дифференциатора через первый выпрямитель подключен к объединенным второму входу первого компаратора и входу второго компаратора, выход второго дифферен40 циатора через второй выпрямитель подключен к объединенным второму входу третьего компаратора и входу четвертого компаратора, выходы первого и второго инвертирующих расширителей

45 импульсов подключены к вторым входам соответственно третьего и четвертого элементов И, выходы -первого и третье-! го компараторов подключены к первым полюсам соответственно первого и второго нагрузочных резисторов, выходы второго и четвертого компараторов подключены соответственно к первому и второму входам шестого элемента И, третий вход которого объединен с входом третьего инвертирующего расширителя импульсов и подключен к выходу девятого компаратора, вход которого объединен с первым входом восьмого компаратора и подключен к выходу четвертого выпрямителя, второй вход восьмого компаратора объединен с первым входом первого компаратора, выход восьмого компаратора подключен к объединенным аноду первого диода, коллектору второго транзистора и катоду второго диода, катод первого диода подключен к объединенным входу первого инвертирующего расширителя импульсов и первому полюсу третьего нагрузочного резистора, анод второго диода подключен к объединенным входу второго инвертирующего расширителя импульсов и первому полюсу четвертого нагрузочного резистора, вторые полюса соответственно первого и третьего, второго и четвертого нагрузочных резисторов объединены и подключены к анодам соответственно третьего и четвертого диодов, катоды которых .объединены и подключены к упомянутому коллектору первого транзистора, с которым объединена база второго транзистора, эмиттер которого подключен к земле, выход третьего инвертирующего расширителя импульсов подключен к объединенным первым входам седьмого элемента И и элемента И-НЕ, второй вход седьмого элемента И подключен к базе первого транзистора, второй вход элемента И-НЕ подключен к базе второго транзистора, выходы пятого, шестого и седьмого элементов И подключены соответственно к первому, второму и третьему входам элемента

ИЛИ, выход элемента И-НЕ подключен к объединенным катодам пятого и шестого диодов, аноды пятого и шестого диодов подключены к вторым входам соответственно пятого и шестого элементов И, выход третьего сумматора через третий выпрямитель подключен к объединенным входу общего пускового органа, входу седьмого компаратора и входу третьего дифференциатора, выход которого подключен к входу четвертого выпрямителя, выход седьмого компаратора подключен к третьему входу пятого элемента И, а выход общего. пускового органа подключен к объединенным третьим входам первого и второго элементов И.

1492411

Составитель В.Молчанов

Техр ед Л. Олийнык

Корректор О.Кравцова

Редактор Н.Тупица

Заказ 3887/53 Тирак 607 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101