Триггер со счетным входом на взаимодополняющих мдп- транзисторах

 

Изобретение относится к области вычислительной техники и может найти применение при построении цифровых интегральных схем на МДП-транзисторах. Цель изобретения - повышение надежности функционирования устройства. Устройство содержит первый 14 и второй 15 инверторы с перекрестными связями, шесть п-канальных МДП-транзисторов 5-10, шину 17 питания и входную шину 18. Устройство по сравнению с прототипом обладает более высокой надежностью, что достигается за счет введения трех р-канальных МДП - транзисторов 11,12,13 и использования только одной шины входного сигнала. 1 ил.

СаЮЭ СОВЕТСКИХ.

КСПУЬЛИН

„.SUÄÄ1492452 А 1 (51)4 Н 03 К 3/286, 3/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flo иэоьРетениям и ОТКРытиям

ПРИ ГННТ СССР (21) 4277569/24-21 (22) 06.07.87 (46) 07.07.89. Бюп. М 25 (72) 3.Б.Яейдин, А.Г.Габсалямов, Б.Т.Моэгирев и Л.А.Малютина (53) 621.374 (088.8) (56) Авторское свидетельство СССР

Р 514418, кл. Н 03 К 3/286, 1976. (54) ТРИГГЕР СО СЧЕТНЫМ ВХОДОМ HA

ВЗАИМОДОПОЛНЯЩИХ МДП-ТPAHЗИСТОРАХ (57) Изобретение относигся к облас ги вычислительной техники и момет найти применение при построении цифровых

2 интегральных схем на МДП-транзисто.рах. Цель изобретения — повышение надекносги функционирования устройства. Устройство содержит первый 14 и второй 15 инверторы с перекрестными связями, шесть и-канальных МДПтранзисторов 5-10, шину 17 пигания и входную шину 18. Устройство по сравнению с проготипом обладает более высокой надежностью, что достигаегся эа счет введения трех р-канальных МДП-транзисторов 11,12,13 и использования только одной шины входного сигнала. 1 ил.

1492452

55

Иэобре гение огноси гся к вычислигельной гехнике, а именно к триггерным устройс гвам, и можег най ги применение при построении цифровых ингегральных схем на МДП-транэис горах.

Целью иэобрегения являе гся повышение надежности ус гройства при длигельности входного сигнала, не превьппающей длигельносги переходных процессов усгройсгва, На чертеже предс гаилена принципиальная элек грическая схема триггера со счегным входом.

Триггер построен на взаимодополняющих МДП-транзисторах 1-13, р-канальный гранзис гор 1 и и-канальный транзистор 2 образуюг первый инвертор 14, р-канальный транзистор 3 и п-канальный транэис гор 4 образуют вгорой инвертор 15. Инверторы 14 и

15 имеюг перекресгные связи с выхода одного инвертора на вход другого.

Первый и второй Б-канальные гранзисгоры 5 и 6 соединены последовательно и подключены к общей шине 16 и выходу инвер гора 14, сток третьего п-канального гранзистора 7 соединен с за fBopoM гранэистора 5, четвертый и пягый Я-канальные транзисторы 8 и 9 соединены последовагельно и подключены соотве гс гвенно к общей шине 16 и выходу инвер гора 15, сток шестого и-канального транэис гора 10 соединен с загвором гранэис гора 8. Исгок первого р-канального гранзистора 11 соединен с шиной 17 питания. Сток транзис гора 11 соединен с ис гоками второго 12 и гретьего 13 р-канальных транэис горов, исгоки которых соединены соотвегс гвенно со стоками гранэисторор 7 и 10. Затворы гранзисторов 6,9, 11 соединены с шиной 18 входного сигнала. Загворы гранзисторов 7 и 12 соединены с выходом инвертора 15.

Загворы транзисторов 10 и 13 соединены с выходом инвертора 14.

Устройство работает следующим образом.

В исходном состоянии на шине 18 входного сигнала установлен уровень

- "Лог ° 0". Транзисторы 6 и 9 закрыты, а транзистор 11 открыт. В триггере, образованном инверторами 14 и 15, хранится записанная информация, причем в зависимости or значения. записанной информации огкрываюгся транзисторы 10, 12 или 7, 13 и на затворах транзисторов 5 и 8 устанавливается

40 уровень сигналов, соогветсгвующий записанной информации.

Пус гь в григгер GbUIB записана информация, соо гве гствуюшая "Лог. 1" на выходе инвертора 14 и "Лог. 0" на выходе инвер гора 15. Транзисторы 12 и 10 огкрыты, а транзисгоры 7 и 13 эакрыгы. На затворе гранэистора 5 сигнал "Лог. 1", а на затворе транзистора 8 — "Лог. 0", При усгановлении на шине 18 уровня, соо гветствующего "Лог. 1", транзисторы 6 и 9 огкрываюгся, а транзисгор 11 закрываегся.

На затворе транзис гора 5 сохраняется сигнал "Лог, i" эа счет емкостей собственной цепи затвора и цепи пигания транзисторов 12 и 13. Выход инвертора 14 через огкрытые транзисторы 5 и 6 подключается к общей шине 1Ь,и начинается переключение триггера.

Закрытый транзистор 11 препятствует записи единичной информации в цепи питания транзистора 13 и в цепи затвора транзистора 8 до окончания переходных процессов переключения триггера и до установления на входной шине 18 уровня сигнала, соответствующего "JIor. 0 . После этого транзисторы 6 и 9, 12 и 10 закрываются, а транзисторы 7, 13 и 11 открываются в соответствии с сигналами на выходах инверторов 14 и 15 и уровнем "Лог. 0" на шине 18. Затвор транзистора 5 через открытый транзистор 7 подключается к общей шине

16 и на затворе устанавливается полный уровень сигнала "Лог. 0". Затвор транзистора 8 через открытые р-канальные транзисторы 13 и 11 подключается к шине 17 питания,и на за- творе устанавливается полный уровень сигнала "Лог. 1".

Длительность сигнала "Лог. 1" на входной шине 18, таким образом, должна быть не более длительности переходных процессов переключения триггера.

Фор мул аиэобретенин

Триггер со счетным входом на взаимодополняющих ИДП-транзисторах, содержащий два инвертора с перекрестными связями с выхода одного инвертора на вход другого и шесть Il-канальиых транзисторов, сток первого и исток второго последовательно соединенных

2452

Составитель А.Цехановский

Техред А. Кравчук Корректор Н.Король

Редактор А.Нандор

Заказ 3893/56 Тирах 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, %-35, Раущская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ущгород, ул. Гагарина, 101

5 149 и-канальных транзисторов соединены соответственно с выходом первого инвертора и общей шиной, сток третьего и-канального транзистора соединен с затвором первого и-канального транзистора, сток четвертого и исток пятого последовательно соединенных и-канальных транзисторов соединены соответственно с выходом второго инвертора и общей шиной, сток шестого и-канального транзистора соединен с затвором четвертого и-канального транзистора, затворы второго и пятого и-канальных транзисторов соединены с шиной входного сигнала, отличающийся тем, что, с целью повышения надежности устройства при длительности входного сигнала, не превышающей длительности переходных процессов устройства, введены три р-канальных транзистора, исток первого р-канального транзистора соединен с шиной питания, сток первого р-канального транзистора соединен с истоками второго и третьего р-канальных транзисторов, стоки которых соединены соответственно со стоками третьего и шестого и-канальных транзисторов, затворы второго р-канального и третьего и-канального транзисторов соединены с выходом второго инвертора, затворы третьего р-канального и шестого и-канального транзисторов соединены с выходом первого инвертора, затвор первого р-канально» го транзистора соединен с шиной входного сигнала.