Следящий аналого-цифровой преобразователь
Изобретение относится к вычислительной технике и может быть использовано при разработке аппаратных средств аналого-цифровых устройств, вычислительных систем, систем управления и позволяет уменьшить избыточность измерений и регулировать погрешность преобразования в темпе измерений, тем самым расширить область использования устройства. Последнее достигается за счет введения в следящий аналого-цифровой преобразователь, содержащий компаратор 1, блок 2 управления, реверсивный счетчик 4, цифро-аналоговый преобразователь 3, блока 6 настройки. Введение данного блока позволяет сигнализировать о необходимости съема информации, при отличии ее от ранее выданной на заранее заданную величину. 1 з.п.ф-лы, 3 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСГ1УБЛИК
ÄÄSUÄÄ 1492478
А1 (51) 1 >1 03 !1 1 л8
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4316844/24 — 24 (22) 13. 10.87 (46) 07.07.89. Бк1>(. 1>" 25 (72) Г. Г. Григоренко, В.A. Васянин, H.A. Игнатов и В. В. (!убукин (53) 681. 325 (088.8) (56) Лналого-цифровые преобразователи. / Под ред. Г.>>!. Ъахтиар»ва. — И,:
Говетс к»е радио, 1980, с . 1 58.
Преобразование и нформа ции в l ((;(л о1»-ц((фровых вычислит сл(нь(х си ст(мах . /
/Под ред. Г.И. Петр(>ва. — Г!.: Г!ашиностроение, 1973, с. ° . 184, рис, 69. (54) СЛ! .ДЯ! !И!1 Л1!Л1!ОГО-!ПЫ>РОВО!! HPF.—
ОВРЛЗОВЛТЕ.Г! Ъ (57) Из(>бретение отн<>сит(я к вычислительной технике и м(>жет быть использовацо при разработке аппаратных сре.(ств анал»го-цифровых устройств, ((ь(числител ьных систем, систем управленя(я и позво:(яеT уменьпп(ть избыточность измерении и регулировать погрешность преобра (ова((ия в темпе изм(рений, тем самым р((сширить область исп тльзования устройства. Последнее достигается з» счет введения в следящий аналого-ц((фровой преобразовать (ь, содержащий компаратор 1, блок
2 управления, реверсивный счетчик 4, цифр(>-аналоговыи преобразователь 3, бл»ка 6 настропки, Введение данного блока позволяет сигнализировать о необходимости с ъема информации, при отличии ее (>т р;(нее выданной на заранее зада ннун> не>п(чину. 1 з.п . ф-лы, 3 ил.
1/39 2 б 7
Изобретение отц«ится к 1,f,l 5 сист ем, а также устройс т ц л цт<111;I ти3ированных систем упрл вле1в1я . Цель изобретения — рлсширецие об— ласти использования зл счет floзм< жвходу элекнбт ся зисторы подключлнбтся к первому компаратора 1 с помощью группы тронных ключей, которые управля сигналами, поступающими с выход версивного счетчика 4. На второ компаратора 1 подается входной говый сигнал . В качестве компар OB Pe45 и вход а цллоатора используется усилитель, ца выходе которого формируется разность величины входного сигнала и сигнала обратной связи, поступающего с выходов ПЛП 3. В зависимости от знака величины рассогласования ца выходе формиров;<гeffff 15 блока 2 управления выра батывлнп ся сигналы, открывающие первый элем< цт И 13 или второй элемент И 14 блонл 2 управления. Сиг«ллы с генератора з добавляются или вычитаются из с<бис р— ности регулировки погрешности преоб10 разования в темпе измерения. На фиг. 1 представлена функциональная схема преобразователя; на фиг. 2 — функциональная схема блока сравнения кодов (д1я и = 4); цл 15 фиг . 3 — функциональная схема эл емента неравнозначности. Преобразователь содержит комплра— тор 1, блок 2 управления, цифроаналоговый преобразователь <,ЦАП) 3, реверсивный счетчик 4, генератор 5 тактовых импульсов и блок 6 настройки. Блок 6 настройки выполнен на блоке 7 сравнения кодов, регистре 8 команд, дешифраторе 9, буферном регистре 10, блоке 11 элемеHToB И и формирователе 1 2. Блок 2 управления выполнен на первом 13 и втором 14 элементах И и формирователе 1 5. Блок 7 сравнения кодов выполнен нл элементах ИЛИ 16,— 16+, элементах И 17,-17+ и элементах 18 < — 184 нера вцоз нач ности . Элемент 18 неравнозначности Rf III Аналого — цифровой преобразователь работает следующим образом. В составе ЦАП 3 имеется гpyll»H масштабирующих ре.зпсторов, величина которых пропорциональна последовательности чисел, представляющих собой 40 целые степени основ;111ия 2. Эти реЯ 4 ЖИМ< б I < б 13 < 13< РС l! 13ЦОI О < Ч < Г IИ К;1 б fl
11()11 и <бкл 11 1 3 If 7 и определяет и< poI ег< срабатывания. При превышении порога на выходе блока 7 появляется сиг цал, который с помощью формирователя 12 выдает цл выход устройства сигнал готовности к съему информации потребителем. Сигнал съема информации сбрасывает готовность и открывает блок 11 элементов И, что обеспечивает подачу цифрового кода с выходов реверсивног о счетчика на входы буферного регистра 10 и на выходную шину устройства . Далее происходит сра вне ние содержимого реверсивного счетчика 4 с новым значением буферного регистра 10. Расс мотрил1 функциоциро ва ние 4 — ра зрядцого блока 7 (фиг. 2) . Если требуется нл выходную 1<п1цу устройства подать цифровой код лишь при его изменении в двух старших разрядах, то с дешифрлтора 9 на элемент ИЛИ 16 подается единичный сигнал. Оц поступает ца первые входы элементов И 17 и 17, . Тогда при несовпадениях кодов буферного регистра и реверсивного счетчика в одном из старших разрядов (или одновременно в двух) единичный сигнал с поразрядных элементов 18 з или (и) 18q неравнозначности поступает на вторые входы элементов И 17 з и 17, и на выходе блока 7 (выход елеMPHTB ИЛИ 16„) появляется единичный сигнал, который поступает на формирователь 12. Одноразрядный элемент 18 неравно з начности представлен ца фиг . 3 . На выходе элемента И 19 единичное значение сигнала, когда на буферном регистре нулевое значение, а на реверсивном счетчике — единичное. На выходе элемента И 20 единичное значение сигнала, когда на буферном регистре единичное значение, а на реверсивном счетчике — нулевое. Следовательно, на выходе элемента ИЛИ 21 единичное значение сигнала только при несовпадении двоичных кодов ца входе одноразрядного элемента 18 не-, равнозначности ° 17< 9 2«78 Предллглсмый ttp(брл ((нлтсль по срII)tt нию с и..)нестным обллдл(T б()лс е широкими возможностякп(, тлк клк ()E1(:— спечинлет оперлтиннун) регулировку погрешности преобрлзовлния и исключает получение п»требителем и )быточ— ной информации зл счет введения блока настройки. Ф о р м v л л и 3 О б t) с. т е l t и Я 1 . Следящий аналог() — цифровой пре— образовл1 ель, содержащий последова†тельно соединенные компарлтор, блок упрл вления, реверсивный счетчик и цифроаналоговый преобразователь, Вых()д которого соединен с первым входом компаратора, второй вход которо— го является первой входной пеной, л второй Вход блока yltpa вл ения соединен с выходом генератора тактовых импульсов, отличающийся тем, что, с целью рлспп рения облас— ти использования за счет возможности регулировки погрешности преобразовав ния, введен блок настройки, выполненный на регистре команд, дешифраторе, блоке сравнения кодов, буферном регистре, блоке элементов И и формирователе, первый вход которого соединен с выходом блока сравнения кодов, второй вход объединен с упрлвляюпП(ми входами блока элементов И, буферного регистра и является второй входной шиной, а выход форла ровлтеля является шиной "Готовность", информационные входы блока элементов И объединены с с оответст вую1пими пер ными входами блока сравнения кодов и подключены к с()()тветствующим выходам реверсивного счстчикл, Вторые входы блока сравнсния колон с(единеHI t с соответствуюпttttttt выходами буферного регистра, входы кот()рс)го соединены с соответс т t) yt()t(IIII III Выходами блока элементов И и являются выходной шиной, третьи Входы блока срлннения кодов соединены с соответствуюпп(ми входами депп(фрлторл, входы которого соединены с соот— нетствующими Выхоллми регнстра кома цд ВхОды которого являются IIIII íÎÉ "Задание коЛа". 2. Преобразователь по и. 1, о тл ll ч л ю шийся тем, что блок с рл внения кодов вьп|олнен íà и элементах неравнозначности, где и число разрядов реверсивного счетчика, и элементах И и и элементах ИЛИ, первые и вторые входы элементов не— равнозначности являются первыми и вторыми входами блока с оот Ветст венно, л выходы соединены с первыми входами соответст вующпх элементов И, выходы которых соединены с соответствующими входами перв()го элемента ИЛИ, выход которого является выходом блока, первые входы элементов ИЛИ с второго по и-й являются соответствующими третьими входами блока, первый из которых соединен с вторыми входами первого элемента И и второго элемента ИЛИ, выходы злементов ИЛИ с второ го no (n-1) -й соединены с вторыми Входами последующего элемента ИЛИ и вторыми входами соответствующих элементов И, второй вход и-го элемента И соединен с выходом и-ro элемента ИЛИ. 14924 78 Составитель И. Романова Техред А. Кравчук Корр ект ор Л, Бес кид Редактор Н. Яцоча Заказ 3894/57 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101
