Интегрирующий аналого-цифровой преобразователь

 

Изобретение относится к электроизмерительной технике и может быть использовано при проектировании помехозащищенных приборов и измерительных информационных систем. Преобразователь содержит четыре управляемых генератора тока, генератор образцового тока, пять ключей, блок управления, интегратор и нуль-орган. Подавление первой, второй и третьей гармонических составляющих сигнала помехи производится в течение семи промежутков времени интегрирования с соответствующими весовыми коэффициентами. Применение АЦП в многоканальных цифровых вольтметрах позволяет при сохранении высокой помехозащищенности ускорить процесс измерений за счет увеличения быстродействия по крайней мере в 3 раза. 1 з.п. ф-лы. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) ф Н 03 M 1/52

3Ж0 плткнтно т

БИБЛИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

00 ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР

1 (61) 782152 (21) 4370409/24-24 (22) 28. 12.87 (46) 23.07.89. Бюл. Ф 27 (7.1) Львовский политехнический институт им. Ленинского комсомола (72) С,Е.Сас и В.П.Тарасов (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 782152, кл. Н 03 N 1/50, 1979. (54) ИНТЕГРИРУКИЦИЙ АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к электроизмерительной технике и может быть использовано при проектировании помехозащищенных приборов и измерительИзобретение относится к электроизмерительной технике, может быть использовано при проектировании помехозащищенных приборов и измерительных информационных систем и является усовершенствованием устройства по авт. св. Р 782152.

Цель изобретения — повышение помехозащищенности за счет подавления второй и третьей гармоник сигнала помехи.

На фиг. 1 изображена функциональная схема преобразователя, на фиг.2— вариант реализации блока управления; на фиг. 3 — временные диаграммы, поясняющие работу преобразователя.

Преобразователь (фиг. 1) содержит входную шину 1, первый — четвертый 2

5 управляемые генераторы тока, гене„„Я0„„1495996 А 2

2 ных информационных систем. Преобразователь содержит четыре управляемых генератора тока, генератор образцового тока, пять ключей, блок управления, интегратор 4,нуль-орган.

Подавление первой, второй и третьей гармонических составляющих сигнала помехи производится в течение семи промежутков времени интегрирования с соответствующими весовыми коэффициентами. Применение АЦП в многоканальных цифровых вольтметрах позволяет при сохранении высокой помехоза.щищенности ускорить процесс измерений за счет увеличения быстродействия по крайней мере в 3 раза. 1 з.п. ф-лы, 3 ил.., ратор 6 образцового тока, соответствующие им ключи 7 - 11, блок 12 управления с выходами 13 — 18, входом 19

АЦП и выходами 20 АЦП, интегратор 21, нуль-орган 22 и цель 23 восстановления начальных условий., Блок 12 управления (фиг. 2) содержит генератор 24 тактовых импульсов, триггер 25, элементы И 26 и 27, реверсивный счетчик 28, регистр 29, элементы ИЛИ 30 — 32, дешифратор 33, счетчик -делитель 34, триггер 35 и элементы И 36 и 37, Преобразователь работает следующим образом.

В начале измерительного цикла с выхода 13 блока 12 управления на управляющий вход первого ключа 7 поступает сигнал, эпюра которого представ3 1495996 лена на фиг. Зз (импульсы "0" и "6").

При этом на время действия положительных импульсов "0" и "6" на управляющем входе ключа 7 подключается выход первого управляемого генератора 2 тока на вход интегратора 21, который интегрирует входной сигнал в те чение промежутков времени "0" и "6" (t-3, 1+3) с весом К =-а, а ° а

Аналогичным образом с помоцью ключей 8 - 10 и управляемых генераторов

3 — - 5 тока на интервалах времени "1" и "S" (t-2, t+2) осуществляется интегрирование с весом К =а,а +а 1а +а а, на интервалах времени "2" и "4" (t-1, t+1) " с весом К „=-(а1+а +аз+

+3a,а а ), на интервале времени "3" (tc,) — с весом К =1+2(а„а +a,a +а а ).

К моменту окончания седьмого интервала парциального интегрирования

"6" (t+3) на выходе интегратора значение сформированного сигнала пропор1 ционально среднему значению входного снгнала за полное время интегрирования, из которого исключены гармонические составляющие сигнала с частотами ы„, ж,,с)з, причем коэффициенты а,, а, aз и интервал времени (фиг. Зи) .связаны соотнонением

1 а = — — — —.

1 2 соз(.);

По управляющему сигналу, действующему на выходе 17 узла 12, ключ 11 подключает образцовый генератор 6 тока на вход интегратора 21. Момент перехода выходного сигнала интегратора через нуль (фиг. 3o) в интервале времени "7" (фиг. Зж) фиксируется нуль-органом 22, по сигналу которого включается цепь 23 восстановления начальных условий интегратора и снимается отсчет, пропорциональный интервалу времени t (фиг. Зо).

Покажем, что в снятом отсчете от- 4, сутствуют составляюцие трех гармоник сигнала помехи.

При интегрировании гармонического сигнала частоты ();по интервалу 2h с центром t — cимеют ю "+)

I(tz- c, h) ) sin(cd;t+ p,) dt= л

sin h 2h — — ) — fs in(cd. t, + Ч- ) cos ы. 7— (а;Ь

i o

-соз((1; t+q,) sin cd;Ф)

Ъ)числяют сумму

Полагая а.=1/2соsur) С, имеют Я =О.

Параметр принципиально может быть выбран сколь угодно малым, Применяя эту процедуру к отсчетам сигнала, который содержит компоненту частотой ы;, получают новый ряд преобразованных отсчетов, в которых отсутствует составляюцая частоты ы„..

Применяя к новому ряду отсчетов такую же процедуру со значением коэффициента а, получают следуюций набор отсчетов, в которых отсутствует составляющая частоты cd;.

Аналогично можно подавить и другие гармонические составляющие сигнала помехи.

Для трех гармоник (),, cd и ы получают следуюцую систему уравнений для вычисления из исходного ряда отсчетов S последуюцих преобразованных S,"), S;, S (s),, (з) где S(") — отсчеты, в которых подавлена составляющая частоты cd» S(,,.. отсчеты с подавленными составляющими частоты (), и ю ; S — отсчеты (Я с подавленными составляющими частоты ")т ") З. (1)

Б; =-а1Б(; 1)+Я;-а,Я;„ ;

35 S; =-а S, +S; -а S;+,, (1) („) (1) (1)

S; =-à S, +S. -а S(.. (г) (И (i

3 )+1

После вычислений получают:

40 Б а 1 з 1-3 (1 1 + (3) зБ +з

Из последнего равенства следует: если провести семь последовательных парциальных интегрирований с парамет50 рами 2h= 2 и полученные результаты просуммировать с весами, выраженными через а„, а и а, то результирующий отсчет S.;, не содержит первой, (3) второй и третьей гармоник сигнала помехи.

Пример. Измеряемый сигнал равен сумме постоянной составляющей

У,1, подлежащей измерению, и гармонической помехи, три гармоники которой

S; a. I(t -i h)+l(t,,h)-a;I(t + h) Получают

s inc ; h

S. =2h-- — - -sin(

o i

-2а; созе; ) .

+а а )Б;. -(а,+а +а +За,а à )S; „+

+ 1+2(а1a +a„a 3+а1аэ)3 S; -(a,+a +а з+

+За,a a ) Б;„+(а„а +а а +а1а ) S;«вЂ”

1495996 необходимо подавить. Входной сигнал

U равен:

20

U„=Uî+А, sin(Ä t+ Ч )+Л sin(u> t+g )+ .+A> sin(>t+ q ) °

После интегрирования получают отсчет

S.= — 2h(1-2а )(1-2а )(1-2а ).

Uo

RC

1 2 э где RC — постоянная времени интегратора.

Член sixth/ah для постоянной составляющей (гг=О) обращается в единицу).

Для сетевой помехи (f=50 Гц) ы,, 15 и, равны соответственно 2t(50, 2 100 и 2к 150 рад ° с

Возьмеи С=1,5-10 с. Тогда а,,а а> равны а, =1/2co s (О, 1 5 17) > О, 56 1 ; а =1/2cos(0,3 Я) = 0,85; а =1/2cos(0,45 ii) = 3,196.

Выбирая 2h/RC=(1/(1-2а „)(1-2а.) (1-2а )1, получают

3 25

S;=Sgh t Il (1-2а.)3 V..

1=1

Другими словами, предлагаемый преобразователь обеспечивает коэффициент передачи, близкий к единице для медленноиеняюцихся сигналов. Для вы- 30 бранного примера обеспечивается возможность формирования отсчетов со скоростью один отсчет за 10 5 мс.

Преобразователь обеспечивает сокращение времени преобразования входного 35 сигнала без измерения фазы сигнала помехи, т.е. он инвариантен к фазе сигнала помехи. Необходимость измерения фазы в аналогах ограничивает быстродействие преобразования. 40

Блок управления работает следующим образои.

Генератор 24 тактовых импульсов совместно со счетчиком 28 и счетчиком-делителем 34, элементами ИЛИ 30 — 45

32 и деиифратором 33 формируют временную диаграмму первого такта интегрирования (фиг. Зз,и,к,л, на фиг.2 соответствующие им выходы 13 — 16) .

После окончания первого такта инте- 50 грирования при помощи элемента И 36 формируется интервал второго такта интегрирования — интегрирование сигнала генератора образцового тока в течение промежутка времени от заднего фронта импульса "6" до момента срабатывания нуль-органа (фиг. Зм,н,о).

Сигнал с прямого выхода триггера 35 (выход 18 блока 12 управления) вклю6 чает цепь 23 восстановления начальных условий интегратора и положительным фронтом заносит информацию.о величине сигнала (состояние реверсивного счетчика 28) и знаке (состояние триггера 25) в выходной регистр 29, на шине 20 которого действуют сигналы, несущие информацию о цифровом эквиваленте измеряемой аналоговой величины, до следующего срабатывания триггера 35, т.е. занесения в регистр 29 результата очередного преобразования аналог — цифра.

Разрешение на считывание информации дается сигналом "0" с выхода дешифратора 33.

Выключается цепь восстановления начальных условий интегратора в момент действия положительного фронта сигнала "0" (фиг. Зз) Hà R-входе триггера 35. При этом потенциал прямого выхода триггера 35 становится равным нулю (фиг. Зн). С этого момента времени начинается очередной цикл преобразования: формирование первого такта интегрирования (на фиг. Зз изображен сигнал "О", соответствующий началу первого такта интегрирования очередного цикла преобразования), второго такта интегрирования сигнала генератора образцового тока и интервала времени восстановления начальных условий интегратора.

Формула изобретения

1. Интегрируюций аналого-цифровой преобразователь по авт. св. Р 782152, отличающийся тем, что, с целью повышения помехозащищенности за счет подавления второй и третьей гармоник сигнала помехи, в него введены третий и.четвертый управляемые генераторы тока, четвертый и пятый ключи, информационные входы которых соединены с выходами соответственно третьего и четвертого управляемых генераторов тока, входы которых объединены и являются входной шиной, выходы ключей соединены с входои интегратора, а их управляющие входы подключены к первоиу и второму дополнительным выходам блока управления соответственно.

2. Преобразователь по п. 1, о т л и ч а ю шийся тем, что блок управления выполнен на генераторе тактовых импульсов, реверсивном счетчике, элементах И, ИЛИ, регистре, 1495996 счетчике-делителе, денифраторе, первом и втором триггерах, S-вход первоГо из которых подключен к выходу первого элемента И, первый вход которо о является входом блока, второй вход 5 бъединен с первым входом второго элеента И и подключен к первому выходу ешифратора, третий вход соединен с нверсным выходом генератора тактовых 1О ульсов, R-вход первого триггера оединен с вторым выходом дешифратоа„ является синхронизирующим выходом лоха и подключен к первому входу ервого элемента ИЛИ„ второй вход ко- 1 срого соединен с третьим выходом ешифратора, а выход является первым

ыходом блока, формирующим интервал нтегрирования входного сигнала, пряой выход первого триггера соединен входом записи регистра и является

ыходом блока, формирующим .интервал ремени для восстановления начальх условий, инверсный выход триггеа подключен к второму входу второго 25 лемента И, выход которого является ,ыходом блока, формирующим интервал второго такта интегрирования, первый и второй входы второго и третьего б элементов ИЛИ соединены соответственно с четвертым, пятым, шестым и седьмым выходами дешифратора, а их выходы являются соответственно вторым выходом, формирующим интервал интегрирования входного сигнала, и первым дополнительным выходом блока, восьмой выход дешифратора является вторым дополнительным выходом блока, а соответствующие входы дешифратора через счетчик-делитель подключены к прямому выходу второго триггера и объединены с первым информационным входом регистра и входом реверса реверсивного счетчика,. счетный вход которого подключен к прямому выходу генератора тактовых импульсов, первая и вторая группы выходов соединены соответственно с входами третьего и четвертого элементов И, третья группа выходов реверсивного счетчика соединена с соответствующими вторыми информационными входами регистра, выходы третьего и четвертого элементов И соединены соответственно с S- u Rвходами второго триггера, выходы регистра являются разрядными выходами блока.! 495996

1495996

БтрфтЬ Счетчика 28

Редактор И.шмакова

Заказ 4286/56 Тираж 884 Подписное

ВН ИИПИ Государственного комитета ло изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

У

1 !

М !

Составитель В.Махнанов

Техред 31.Олийнык Корректор А Обручар