Формирователь линейно-частотно-модулированных сигналов

 

Изобретение относится к радиотехнике. Цель изобретения - увеличение девиации частоты. Формирователь линейно-частотно-модулированных /ЛЧМ/ сигналов содержит опорный г-р 1, управляемый многофазный г-р 2, мультиплексор 3, эл-т И 4, делитель 5 частоты с переменным коэффициентом деления, элемент задержки 6, формирователь 7 управляющих сигналов, блок стробирования 8, фильтр 9 и дешифраторы 10 и 11. Импульсы г-ра 1 синхронизируют г-р 2, многофазные сигналы которого поступают на мультиплексор 3, управляемый формирователем 7 через дешифратор 10. Каждый сигнал фазы проходит через эл-т И 4, управляемый формирователем 7, и поступает в делитель 5, коэффициент деления которого задается формирователем 7 через дешифратор 11. Импульс с прямого выхода делителя 5 логически умножается в блоке стробирования 8 с задержанными при помощи элемента задержки 6 импульсами и возбуждает в полосовом фильтре 9 выходные колебания ЛЧМ сигналов. Формирователь по пп. 2 и 3 формулы отличается выполнением формирователя 7 и его блока - накапливающего сумматора. 2 з.п.ф-лы, 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1497709

А1 (5l)4 Н 03 С 3/08

ВСЕ СОЮЗНМ

1 ÈTÞ ТЙЕ ЧЕСН

БИБЛИО . д

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4258483/24-09 (22) 08.06.87 (46) 30.07.89. Вюл. N 28 (72) В.Д.Мериин (53) 621.376.3 (088.8) (56) Авторское свидетельство СССР

Ф 1319238, кл. Н 03 С 3/08, 1985. (54) ФОРМИРОВАТЕЛЬ ЛИНЕЙНО-ЧАСТОТНОМОДУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение относится к радиотехнике. Цель изобретения — увеличение девиации частоты. Формирователь линейно-частотно-модулированных ЛЧМ) сигналов содержит опорный г-р 1, управляемый многофазный г-р 2, мультиплексор 3, эл-т И 4, делитель 5 частоты с переменным коэффициентом деления, элемент 6 задержки, формирователь 7 управляющих сигналов, блок 8

2 стробирования, фильтр 9 и дешифраторы 10 и 11. Импульсы г-ра I синхронизируют г-р 2, многофазные сигналы которого поступают на мультиплексор

3, управляемый формирователем 7 через дешифратор 10. Каждый сигнал фазы проходит через эл-т И 4, управляемый формирователем 7, и поступает в делитель 5, коэффициент деления которого задается формирователем 7 через дешифратор 11. Импульс с прямого выхода делителя 5 логически умножается в блоке 8 стробирования с задержанными при помощи элемента 6 задержки импульсами и возбуждает в полосовом фильтре 9 выходные колебания ЛЧМ-сигналов. Формирователь по пп.2 и 3 формулы отличается выполнением формирователя 7 и его блока — накапливающего сумматора. 2 з.п.ф-лы, 7 ил.

Изобретение относится к радиотехнике и может быть использовано для формирования линейно-частотно-модулированных сигналов в системах радио5 связи, радионавигации и измерительной техники.

Цель изобретения — увеличение девиации частоты.

На фиг.1 представлена структурная электрическая схема формирователя линейно-частотно-модулированных сигналов; на фиг,2 — структурная электрическая схема формирователя управля»ощих сигналов; на фиг,З вЂ” структур- 15 ная электрическая схема накапливающего сумматора; на фиг.4 — пример выполнения депителя частоты,: переменным коэффициентом деления» на фиг.5 — пример выполнения блока фор- 20 мирования служебных и тактовых импульсов, на фиг.б — временные диаграммы работы формирователя линейночастотно-модулированных сигналов; на фиг.7 — диаграммы форла»ронания сдви- 25 га фазы на входе делителя частоты с переменным коэффициентом деления.

Форьп»ронатель линейно-частотно-модулированных (ЛЧИ) сигналом содержит опорный генератор 1, управляемый мно- 30 гофазньп» генератор 2, мультиплексор

3, элемент И 4, делитель частоты с переменным коэффициентом деления (ДПКД) 5, элемент 6 задержки, формирователь 7 управляющих сигналов, блок 8 стробиронания, выходной фильтр

9, первый 10 и второй 11 дешифраторы.

Форм»»ронатель 7 управля»ьщих сигналов соде1»;.сит элемент И 12, блок 13 формирован» я служебных и тактовых импуль- 40 сов, :»ок 14 формирования адреса, нака»»ги »,»ющ»»й сумматор 15, счетчик

16, первый 17 и второй 18 блоки постояннэго запоминания, дешифратор 19 и тр»»ггеэ 20. Накапливающий сумматор 45

15 содсржит триггер 21, вычитающий счетчик 22, элемент И 23 и делитель

24 »астоты,, ДПКД 5 содержит триггер

25, перньп» 26 и второй 27 элементы

И, счетчик 28, первьп» 29 и второй 30 дешифраторы, вычитающий счетчик 31, третий дешифратор 32, элемент ИЛИ 33, четвертый дешифратор 34. Блок 13 формирования служебных и тактовых импульсов содержит счетчик 35, элемент

И 36, перньп» вЂ” третий дешифраторь>

37 — 39 и элемент 11Е 40.

Формирователь ЛЧМ-сигналов работает следующим образом, 9 4

Опорный генератор 1 импульсами на своем выходе (фиг.7а) синхронизирует многофазный генератор 2, в »еменные соотношения между импульсами опорного генератора 1 и выходами 1,2...n многофазного генератора 2 приведены на фиг.7 б — л, где условно показаны десять выходов многофаэного генератора 2, их количество определяется требуемой точностью изменения выходной частоты, значением частоты опорного генератора 1 и коэффициентом деления ДПКД 5.

Пусковой импульс (фиг.ба) запускает формирователь 7, который обеспечивает на одном из своих выходов нулевой код фазы, и дешифратор 1О кода фазы устанавливает управляющие входы мультиплексора 3 н нулевое состояние. Это определяет прохождение фазы номер оэин через элемент

И 4, так как на него подано разрешение с выхода формиронателя 7 (фиг.бб).

ДПКД 5 начинает работать, обеспечивая коэффициент деления, задаваемый с выхода формирователя 7 через дешифратор 11. Импульс с прямого выхода ДПКД 5 в блоке 8 стробиронания логически умножается (фиг.бм) с задержанными при помощи элемента 6 задержки импульсами и возбуждает колена»»ия в полосовом выходном фильтре

9, выход которого является выходом формирователя ЛЧМ-сигнала. Для грубого изменения частоты формирователь

7 задает коэффициент деления ДПКД 5 при помощи дешифратора 11, для более мелкого изменения частоты в промежутках между моментами переключения коэффициента деления ДПКД 5 изменяется фаза импульсов, подаваемых на вход

ДПКД 5 пр » помощи мультиплексора 3, который управляется дешифратором 10 (фиг.7м,н)„ Переключение фазы »»а входе ДПКД 5 по квадратичному закону обеспечивает линейное изменение частоты на выходе ДПКД 5. Для исключения вариаций фазы при работе ДПКД 5, связанных с различными задержками, при различных коэффициентах деления применено стробиронание стабильными импульсами с выхода элемента И 4 через элемент 6 задержки.

Использование импульсов от многофазного генератора ? позволяет сдвигать фазы на угол, больпп»й 360, с точностью, определяемой исключитель7709

Вычитающий счетчик 22 тактовыми импульсами с выхода элемента И 23 списывает код, занесенный в него ранее, до состояния "0" на его выходе, триггер 21 о входу установки

"1" (сигнальному) переключается в состояние "1", что прекращает работу накапливающего сумматора 15 до следующего цикла работы ДПКД 5.

5 149 но параметрами многофазного генератора 2.

Формирователь 7 использует в качестве входных пусковые импульсы, импульсы с инверсного выхода ДПКД 5 и с выхода элемента И 4, пусковой импульс устанавливает в "0" блок 14 формирования адреса, накапливающий сумматор 15, а в "1" — триггер 20 и производит установку начального значения счетчика 16 (т,е, коэффициента деления ДПКД 5 через дешифратор 11).

Триггер 20, будучи установлен в

"1", обеспечивает на первом выходе формирователя 7 разрешающий потенциал, который подается на второй вход элемента И 4. ДПКД 5 начинает работать и импульсы от него поступают на вход элемента И 12, на другой его вход проходят импульсы с выхода элемента И 4. На выходе элемента И 12 получают импульсы (фиг.бз), из которых в блоке 13 формирования служебных и тактовых импульсов формируются служебные импульсы 1 и 2 и тактовые импульсы.

Служебный импульс 1 используется для заполнения блока 14 формирования адреса фазы и коэффициента деления.

Таким образом, после каждого периода работы ДПКД 5 значение кода в блоке

14 увеличивается на единицу.

Блок 17 постоянного запоминания коэффициента деления и блок 18 постоянного запоминания разности фаз по адресу блока 14 выдают на своих выходах коды коэффициента деления и разности фаз, которые используются для управления работой счетчика 16 и накапливающего сумматора 15. В блоке

17 записана "1" по тому адресу с блока 14, на котором необходимо изменять коэффициент деления ДПКД 5, в счетчик 16 прибавляется единица по служебному импульсу 2 и дешифратор 11 задает нужный коэффициент деления.

В блоке 18 разности фаз записана разность фаз текущего и предыдущего значений фаз, что необходимо для работы накапливающего сумматора 15. Кроме того, в этот же блок 18 записан код конца формирования ЛЧМ-сигнала, по которому дешифратор (конца формирования) 19 устанавливает в "0" триггер

20, выдающий запрет на элемент И 4.

ДПКД 5 перестает работать, формирование ЛЧМ-сигнала прекращается.

Накапливаюшии сумматор 15 при помощи служебного импульса 2 и тактовых импульсов увеличивает код фазы на своем выходе в соответствии с кодом от блока 18. Таким образом, если требуется другой закон изменения частоты, в блоках !7 и 18 до»»жшi быть записаны другие коды. В накапливающем сумматоре 15 процесс накопления кода фазы происходит последовательно через все промежуточные значения кода "Развертывание". Например, если в предыдущем цикле работы ДПКД 5 код фазы 2, а от блока 18 поступает код разности фаз 5, то накапливающий сумматор 15 последовательно в темпе тактовых импульсов изменяет код на своем нь»ходе, например, 3 — 7. Это необходимо для того, чтобы- в процессе переключения фазы от многофазного генератора 2 не было сбоев в работе

ДПКД 5, а также для того, чтобы иметь возможность изменять фазу на угол, о больший 360 . В последнем случае, если не производить "Развертывания", то разность кодов и, т.е. 360 по шкале многоразрядного генератора, будет потеряна.

Максимальное значение кода в блоке 18 не должно превышать емкость вычитающего счетчика 31, чтобы за время его работы можно было успеть переключить все требующиеся выходы многофазного генератора 2.

Служебный импульс 2 устанавливает в "0" триггер 21 и записывает по одному входу вычитающего счетчика 22 код с сигнального входа накапливающего сумматора 15 (от блока 18 запоминания разности фаз). Инверсный выход триггера 21 разрешает прохождение тактовых импульсов через элемент И 23. Эти тактовые импульсы поступают на вход делителя 24 частоты по модулю и, который устанавливается в "0" только при пуске, а в процессе дальнейшей работы принудительно в

"0" не устанавливается.

7 14977

В результате описанного взаимодействия триггера 21, вычитающего счетчика 22 и элемента И 23 получают импульсы, количество которых равно значению кода от блока 18, и делитель

24 частоты по модулю и прибавляет это количество к уже полученному в предыдущем цикле значению. В процессе работы делитель 24 частоты по модулю и может переполняться, что обеспечивает получение после кода и кода

1,2 и т.д.

Показанные на фиг.6 детали 1 и 2 более крупно развернуты на фиг.7.

Работа накапливающего сумматора 15 иллюстрируется при записи в него от блока 18 кода 1 (деталь 1) и кода 2 (деталь 2). На детали 1 происходит переключение фазы с фазы 1 на фазу 2, 20 на детали 2 — с фазы 2 на фазу 4 через промежуточное значение — фазу 3.

ДПКД 5 представляет собой один из вариантов такого делителя, основное требование к которому — возмож- 25 ность изменения коэффициента деления без потери тактовых импульсов, подаваемых на его вход. В данном варианте для этой цели предусмотрен счетчик 28, за время работы которого про- 30 изводится установка нового коэффициента деления, таким образом уменьшаются требования к скорости работы

ДПКД 5.

По пусковому импульсу, поступаю35 щему на вход элемента ИЛИ 33, триггер 25 (фиг.бв) устанавливается в единичное состояние и счетные импульсы через элемент И 26 подаются на счетньй вход счетчика 28. В процессе 40 счета .—,ешифратор 30 формирует импульс записи (фиг.бг), по которому в вычитающий счетчик 31 заносится код по входу правления. Счетчик 28 прекращает ргботу после срабатывания дешифратора 29 (фиг.бд), настроенного на число (Npyp -1), таким образом, количество импульсов, поступающих на вход счетчика 28 — N 4,„. После уста, новки триггера 25 (фиг.бв) в состояние "0" в результате срабатыания дешифратора 29 начинает работать вычитающий счетчик 31, получающий тактовые импульсы с выхода элемента И 27.

В процессе счета срабатывает дешифратор (начальной установки) 34 (фиг бе), который устанавливает в

"0" счетчик 28, подготавливая его к следующему циклу. При срабатывании

09 дешифратора (нуля) 32 (фиг.6ж) через элемент ИЛИ 33 устанавливается в "1" триггер 25, и процессы повторяются.

Прямой и инверсный выходы триггера

25 являются прямым и инверсным выходами ДПКД 5, Блок 13 формирования служебных и тактовых импульсов может быть выполнен различными способами, а данном устройстве это счетчик-защелка, выполненный на счетчике 35 и дешифраторе 39 запрета, дешифраторах 37 и

38 первого и второго служебных импульсов и элементах И 36 и НЕ 40 получения тактовых импульсов. На вход установки "0" счетчика 35 подан < нгнал с инверсного выхода ДПКД 5 и ..аким образом блок 13 работает однократно за один цикл работы ДПКц 5 (фиг.би,к,л).

Формула и з о б р е т е н и я

1. Формирователь линейно-частотномодулированных сигналов, содержащий последовательно соединенные элемент

И и делитель частоты с переменным коэффициентом деления, а "анже опорный геператор, первый дешифратор, формирователь управляющих сигналов и выходной фильтр, о т л и ч а ю— шийся тем, что, с целью увеличения девиации частоты, в него вве,t0Hbl управляемый многофазный генератор, вход которого соединен с выходом опорного генератора,.мультиплексор, каждый из п сигнальных входов которого соединен с соответствующим из п выходов управляемого многофазного генератора, а выход — с первым входом элемента И, второй дешифратор, вход котсрого соединен с выходом кода коэффициента деления формирователя управляющих сигналов, а выход— с управляющим входом делителя частоты с переменным коэффициентом деления, блок стробирования, первый вход которого соединен с прямым выходом делителя частоты с переменньм коэффициентом деления, а выход — с входом выходного фильтра, и элемент задержки, вход которого с.оединен с выходом элемента И, а выход — с вторым входом блока стробнрования, при этом выход разрешающего сигнала формиро,вателя управляющих сигналов соединен с вторым входом элемента И, выход кода фазы — с входом первого дешифратора, выход которого соединен с уп1497709 равляющим входом мультиплексора, выход элемента И и инверсный выход делителя частоты с переменным коэффициентом деления соединены соответст5 венно с первым и вторым входами синхронизации формирователя управляющих сигналов, а вход запуска формирователя управляющих сигналов соединен с входом запуска делителя частоты с пе- 10 ременным коэффициентом деления и является входом пусковых импульсов формирователя линейно-частотно-модулированных сигналов.

2. Формирователь по п.1, о т л ич а ю шийся тем, что формирователь управляющих сигналов содержит последовательно соединенные элемент

И, блок формирования служебных и тактовых импульсов, блок формирования адреса, первый блок постоянного запоминания и счетчик, последовательно соединенные дешифратор и триггер, установочный вход которого соединен с установочным входом блока формирования адреса, второй блок постоянного запоминания, вход которого соединен с выходом блока фсрмиро".ания адреса, и накапливающий сумматор, вход тактовЫх импульсов н вход служебных импульсов которого соединены соответственно с вьжодом тактовых импульсов и с выходом служебных импульсов блока формирования служебных и тактовых импульсов, выход второго блока

35 постоянного запоминания соединен с входом дешифратора и с сигнальным входом накапливающего сумматора, при этом управляющий вход счетчика соединен с вьжодом служебных импульс н блока формирования служебных и та..т вьж импульссв, первый вход элемент»

И является первым входом синхронизации, второй вход элемента.11 соединен с вторым входом блока Формирования служебных и тактовых импульсов и является вторым входом синхронизации, установочный вход накапливающего сумматора соединен с установочным входом счетчика и триггера и является входом запуска, выход счетчика является выходом кода коэффициента деления, выход триггера — выходом разрешающего сигнала, а выход накапливающего сумматора — выходом кода фазы формирователя управляющих сигналов.

3. Формирователь по и,"., о т л ич а ю шийся тем, что накапливающий сумматор содержит триггер, элемент И, вычитающий счетчик и делитель частоты, причем инверсный выход триггера соединен с первым входом элемента И, выход которого соединен с тактовым входом вычитающего счетчика и с тактовым входом делителя частоты, выход вычитающего счетчика соединен с сигнальным входом триггера, установочный вход триггера соединен с установочным входом вычитающего счетчика и является входом служебных импульсов, второй вход элемента И является входом тактовых импульсов, установочный вход делителя частоты— установочным входом, сигнальный вход вычитающего счетчика — сигнальным входом, а выход делителя частоты выходом накапливающего сумматора.!

497709

Ус (пу

97ие. 3

Фиг. Ч

1497709

87l в ЗСЮ д DC7 с ЯсМ к ко

1497709 а аг.1

Е Ф!

Фу г Ф5 д ФЧ ж Ф6 и Вод

РПО5 и Вид

_#_KD5

Фиг.

Составитель Г.Захарченко

Редактор M.Ïåòðoíà Техред Л.Олийнык Корректор M.Ìàêñèìèøèíåö

Подписное

Тираж 884

Заказ 4455/54

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101