Тактируемый триггер на комплементарных мдп-транзисторах

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых интегральных схемах на комплементарных МДП транзисторах. Цель изобретения - расширение функциональных возможностей триггера на комплементарных транзисторах путем реализации счетного режима работы от одной последовательности тактовых импульсов. Триггер содержит два КМДП инвертора 1, 2 с перекрестными связями, подключенных к шине питания через P -канальный транзистор 4, и два блока управления, каждый из которых содержит выходной усилитель-инвертор 6 (7) и три N- канальных транзистора 8, 9, 13 (11, 12, 14). В каждый из блоков управления введены два дополнительных последовательно соединенных N -канальных транзистора 15, 16 (17, 18), подключенных соответственно между выходами триггера и шиной питания. При этом первый дополнительный N -канальный транзистор 16 (18) подсоединен затвором к другому выходу триггера, а стоком к затвору второго N -канального транзистора 8 (11) этого блока управления и истоку второго дополнительного N -канального транзистора 15 (17), соединенного затвором с истоком первого N- канального транзистора 16 (18). 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН цц 4 Н 03 К 3/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 3901830/24-63 (22) 29.05.85 (46) 07.08.89, Бюл, У 29 (72) З.Б.Шейдин, А.Г,Габсалямов, И,В.Берг и P,А.Лашевский . (53) 621 ° 374.3 (088.8) (56) Электроника, 1978, т. 51, Ф 14, с. 38, рис, 3, (54) ТАКТИРУЕИЬИ ТРИГГЕР НА КОМПЛЕМЕНТАР НЫХ ИДП-ТРАНЗИСТОРАХ (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых интегральных схемах на комплементарных 1ЩП"транзисторах. Цель изобретения - расширение функциональных возможностей триггера-на комплементарных транзисторах путем реализации счетного режима работы от одной последовательности тактовых импульсов. Триггер содер жит два КЩП инвертора 1, 2 с пере„„Я0„„1499435 А1 крестными связями, подключенных к шине питания через р-канальный транзистор 4, и два блока управления, каждый из которых содержит выходной усилитель-инвертор 6 (7) и три и-канальных транзистора 8, 9, 13 (11, 12, 14), В каждый из блоков управления введены два дополнительных последовательно соединенных и-канальных транзистора 15, 16 (17, 18), подключенных соответственно между выходами триггера и шиной питания, При этом первый дополнительный п-канальный транзистор 16 (18) подсоединен затвором к другому выходу триггера, а стоком к затвору второго и-каналь ного транзистора 8 (11) этого блока. управления и истоку второго дополнительного п-канального транзистора . t5 (17), соединенного затвором с истоком первого.п-канального транзистора 1,6 (18) . 1 ил.

3 149943

Изобретение относится к вычислительной технике и может быть использовано в цифровых интегральных схемах на комплементарных NgII òðàнзисто5 рах, Цель изобретения — расширение функциональных возможностей триггера на комплементарных МДП-транзисторах путем реализации счетного режима работы.

На чертеже изображена принципиальная схема предлагаемого триггера, Триггер содержит инверторы 1 и 2 на комплементарных I@II-транзисторах 15 с перекрестными связями с выхода одного инвертора на вход другого, подключенные к источнику 3 питания через р-канальный NlIII-транзистор 4, затвор которого соединен со счетным входом,20

5, выходные усилители — инверторы 6

t и 7 на комплементарных МДП-транзисторах, входы которых подсоединены к выходам инверторов 1 и 2 соответственно, а выходы являются выходами триггера, и-канальные МДП-транзисторы 8 и 9, последовательно включенные между выходом инвертора 1 и Общей шиной 10, причем затвор транзистора

9, исток которого подключен к шийе

10, соединен с выходом инвертора 6, и-канальные 1ЩП-транзисторы 1 t и 12, последовательно включенные между выходом инвертора 2 и шиной 10, при-. чем затвор транзистора 12, исток которого подключен к шине 10, соединен с выходом инвертора 7, и-канальные транзисторы 13 и 14, истоки которых подключены к шине 10, затворы — к счетному входу 5, а их стоки соедине-40 ны с вьгодами инверторов 2 и 1 соответственно, и-канальные МДП-.транзис:торы 15 и 16 „последовательно включенные между источником 3 питания и выходом инветора 1, и п-канальные MlgI- 45 транзисторы 17 и 18, последовательно включенные между источником 3 пита ния и выходом инвертора 2, причем затворы транзисторов 15 и 18 соединены с выходом инвертора 1, затворы транзисторов 16 и 17 соединены с выходом инвертора 2, а истоки транзисторов 15 и 17, стоки которых подключены к источнику 3 питания, соединены с затворами транзисторов 8 и 11 соответственно.

Триггер на комплементарных МДП транзисторах работает следующим образом.

Во время паузы между счетными импульсами, когда напряжение на входе

5 близко к нулю, транзисторы 13 и

14 закрыты, а транзистор 4 открыт, обеспечивая подачу напряжения источника 3 питания на истоки р-канальных

МПП-транзисторов в инверторах 1 и 2.

Пусть для определенности первоначальное состояние триггера таково, что напряжение на выходе инвертора 1 равно примерно напряжению источника питания (U„„), а на выходе инвертора 2— нулю. Тогда транзисторы 16 и 17 закрыты, а транзисторы 15 и 18 открыты. Поэтому напряжение на затворе транзистора 11 близко к нулю, а напряжение на затворе транзистора 8

p sHo Uип Unop,n где Unop.n порого вое напряжение и-канального транзистора 15. Ток через транзисторы 8 и 9 не протекает, поскольку закрыт и-канальный транзистор 9, напряжение на затворе которorо равно нулю. Через транзисторы 11 и 12 тоже не протекает ток, поскольку п-канальный транзистор 11 также закрыт.

При поступлении на счетный вход

5 положительного счетного импульса

I с амплитудой, равной напряжению пита-) ния U„„, транзистор 4 запирается, а

° У / транзисторы 13. и 14 открываются, вследствие чего напряжение на выходе инвертора 1 падает до нуля, а на выходе инвертора 6 возрастает до U „ °

Напряжения на выходах инверторов -2. и 7 при этом не изменяются, Поэтому оказываются запертыми не только транзисторы 16 и 17, но и транзисторы

15 и 18. Напряжение на затворе транзистора 8 фиксируется на уровне U gy ". — Ueop а на затворе транзистора 11— на нулевом уровне. Эти напряжения запоминаются на емкостях затворов транзисторов 8 и 11 и остаются практически неизменными во время действия положительного импульса на счетном входе 5.

После окончания этого импульса транзисторы 13 и 14 запираются, а транзистор 4 открывается, В резуль" тате этого в триггере начинается переходный процесс нарастания напряжения на выходе инвертора 2, тогда как напряжение на выходе инвертора

1 почти не изменяется, поскольку вначале выход инвертора 1 зашунтирован открытыми транзисторами 8 и 9, а затем инвертор 1 принудительно

1499435 поддерживается в состоянии с нулевым выходным напряжением благодаря действию возрастающего напряжения на выходе инвертора 2. В конце концов триггер оказывается в состоянии, про5 тивоположном первоначальному, Таким образом, при поступлении на вход 5 триггера двух положительных импульсов на выходах триггера формируется один импульс, т.е. осуществляется пересчет импульсов на два, По сравнению с известным триггером на комплементарных МДП-транзисторах, имеющим высокое быстродействие, но переключаемым только по установочным входам, предлагаемый триггер может работать в режиме пересчета импульсов. Благодаря четырем дополнительным и-канальным МДП-транзис- .и-канальных транзисторов каждого бло20 торам 15, 16,и 17, 18, осуществляю- ка управления и подключен к шине щим подачу на затворы транзисторов управления сигнала, о т л и ч а ю—

8 и 11 напряжений, равных примерно, первоначальным выходным напряжениям триггера, и обеспечивающим хранение 25 этих напряжений на емкостях затворов транзисторов 8 и 11 во время действия положительного счетного импульса, после окончания счетного импульса триггер всегда оказывается в состоянии, противоположном первоначальному„ шийся тем, что, с целью расширения функциональных возможностей путем реализации счетного режима работы от одной последовательности тактовых импульсов, в каждый блок управления введены два дополнительных последовательно соединенных и-канальных транзистора, причем исток первого и сток второго из них соединены соответственно с выходом триггера и шиной питания, первый дополнительный и-канальный транзистор подсоединен затвором к другому выходу триггера, а стоком — к затвору второго и-канального транзистора этого блока управФормула изобретения пения и истоку второго дополнительноro и-канального транзистора, соединенного затвором с истоком первого дополнительного и-канального транзистора, Составитель B Мышляев

Техред А. Кравчук Корректор Э.Лончакова

Редактор Н,Лазаренко

Заказ 4704/52 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

Тактируемый триггер на комплемен35 тарных МДП-транзисторах, содержащий триггер на двух КМДП инверторах с перекрестными связями, к выходам которого подключены два блока управле-40 ния, каждый из которых содержит вы — ходной усилитель-инвертор, подключенл ный входом к соответствующему выходу триггера, три n— - канальных транзистора, причем исток первого и сток второго последовательно соединенных и канальных транзисторов соединены соответственно с общей .::.иной и выходом триггера, затвор первого и-канального транзистора объединен с выходом усилителя-инв ер тора и подключен к шине выходного сигнала, исток и сток третьего и-канального транзистора соединены соответственно с общей шиной и с входом триггера, и р-канальный транзистор, исток которого соединен с шиной питания, сток соединен с объединенными истоками р-канальных транзисторов триггера, а затвор объединен с затворами третьих