Устройство коррекции

 

Изобретение относится к электросвязи. Цель изобретения -повышение точности коррекции. Устройство коррекции содержит АЦП 3, регистры 4 и 6 сдвига, сумматор 5 по модулю два, блок 7 вычисления модуля, вычитатель 8, блоки 9 и 13 памяти, дискретный фильтр 10, перемножитель 11, сум матор 12, преобразователь 14 кода, г-р 15 тактовых импульсов и инвертор 16. Цель достигается за счет обеспечения формирования откорректированного значения отсчета аппроксимирующего сигнала, соответствующего середине интервала анализа импульсной последовательности. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) 7 А1 (51) 4 Н 04 В 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21),4338548/24-09 (22) 03. 12.87 (46) 07.08.89. Бюп. Р 29 (71) Всесоюзный заочный электротехнический институт связи (72) В.А. Самарин (53) 621,372.542(088.8) (56) Авторское. свидетельство СССР

М - 1252949, кл, H O4 В 3/04, 22.11.84. (54) УСТРОЙСТВО КОРРЕКЦИИ (57) Изобретение относится к электросвязи. Цель изобретения — повышение точности коррекции. Устройство кор.— рекции содержит АЦП 3, регистры 4 и б сдвига, сумматор 5 по модулю два, блок 7 вычисления модуля, вычитатель

8, блоки 9 и 13 памяти, дискретный фильтр t0, перемножитель 11, сумматор 12, преобразователь 14 кода, г-р

15 тактовых импульсов и инвертор 16.

Цель достигается за счет обеспечения формирования откорректированного значения отсчета аппроксимирующего сигнала, соответствующего середине интервала анализа импульсной последовательности. 5 ил.

507

3 1499

Изобретение относится к электро— связи и предназначено для улучшения качества воспроизведения сигналов в системах связи с-линейной и адаптивной низкоскоростной дельта-модуляцией.

Целью изобретения является повышение точности коррекции.

На фиг. 1 изображена функциональная схема устройства коррекции; на фиг. 2-4 — дискретный фильтр; на фиг. 5 — графически процесс коррекции .

На схеме (фиг. 1) показаны аналоговый вход 1, дискретный вход 2, аналого-цифровой преобразователь 3 (АЦП), второй регистр 4 сдвига, сумматор 5 по модулю два, первый регистр

6 сдвига, блок 7 вычисления модуля, вычитатель 8, первый блок 9 памяти, дискретный фильтр 10, перемножитель

11, сумматор 12, второй блок 13 памяти, преобразователь 14 кода, генератор 15 тактовых импульсов (ГТИ), инвертор 16, выход 17 устройства.

Дискретный фильтр 10 содержит сумматор 18,регистр,19, умножитель 20. устройство коррекции связано с внешним дельта-декодером с помощью аналогового входа, куда поступает восстановленное в декодере аппроксимирующее напряжение, и дискретного входа, куда поступают импульсы дельта-последовательности (сигнал из канала связи). Цифровая информация заносится во второй регистр сдвига

/и служит для расчета адреса поля в первом блоке 9 памяти, В этом блоке хранятся номера коэффициентов, которые следует выбрать для коррекции приращения АС в соответствии с определенным сумматором 5 по модулю два характером искажения в каждом такте работы устройства. Хранение не са мих коэффициентов, а их номеров, позволяет уменьшить объем памяти блока

9, поскольку вместо многоразрядных кодов каждого коэффициента появляется воэможность хранить коды номеров.

В результате моделирования работы корректирующего устройства на ЭВИ найдено, что номеров может быть пе больше 16 ° Таким образом, разрядность выходной шины первого блока 9 памяти целесообразно ограничить четырьмя.

Каждый из этих 16 номеров определяет определенный корректирующий коэффициент. Цифровой код коэффициента появляется на выходе преобразователя

14 кода в соответствии с адресными кодами на первом и втором входах преобразователя. Речевая волна, пред— ставленная аппроксимирующим сигналом, подается на информационный вход АЦП, который запускается передним фронтом тактовых импульсов с ГТИ 15. Инвертор 16 обеспечивает задержку записи информации с выхода АЦП 3 в многоразрядный. регистр 6 сдвига эа счет того, что запись происходит по переднему фронту инвертированного импульса, формируемого ГТИ, т.е, запись многоразрядной цифровой информации в первый регистр 6 сдвига задерживается относительно записи дискретной информации во второй регистр сдвига и запуска АЦП на длительность тактового импульса. Разрядность используемого АЦП определяет и разрядность шин, соединяющих выход АЦП с информационным входом первого регистра 6 сдвига и входом блока вычисления модуля. Блок 7 обеспечивает расчет абсолютного значения текущих отсчетов аналогового сигнала. По этой причине число проводников в шине, связываю30 щей выход блока вычисления модуля с информационным входом дискретного фильтра 10, на один меньше, чем в шине, подходящей к входу блока 7. В дискретном фильтре производится сглаживание и накопление модулей от— счетов АС, т.е. с помощью блоков 7 и 10 оценивается уровень сигнала, предназначенного для коррекции. Цифровой код, характеризующий уровень входного сигнала, подается на адрес-. ный вход второго блока 13 памяти.

Как и в блоке 9, во втором блоке памяти хранятся условные номера, определяющие степень модификации значения текущего корректирующего коэффициента, который определяется номером из первого блока 9 памяти. Выбор

1конкретного коэффициента для коррекции приращения AC производится преобразователем 14 кода, выполненным, например, на постоянном запоминающем устройстве (ПЗУ). Цифровой код выбранного коэффициента с выхода преобразователя 14 кода подается на первый вход перемножителя, где и осуществляется преобразование исходного значения приращения АС. Это приращение рассчитывается вычитателем 8, на первый вход которого поступает циф1499507

50 ровой код отсчета АС, задержанного в первом регистре 6 сдвига на один такт больше, чем отсчет, присутствующий в это же время на втором выходе регистра 6 и подаваемый на второй вход вычитателя 8.Цифровой код разности с выхода вычитателя подается на второй вход перемножителя 11, а уже откорректированный — на первый вход сумматора 12, в котором он складывается с отсчетом АС, подаваемым на второй вход этого сумматора. На выходе сумматора формируется откорректированное значение текущего отсчета АС, Устройство коррекции работает следующим образом.

Импульсный сигнал из канала связи на приемной стороне дельта-модуляци- 20 онной системы поступает через дискретный вход 2 на информационный вход второго регистра 4. сдвига. Каждый цикл работы начинается с прихода на него очередного элемента импульсной последовательности. С помощью второго регистра сдвига и сумматоров 5 по модулю два для каждой анализируемой комбинации импульсов вырабатывается двоичный код., значение которого является адресом. поля данных первого блока 9 памяти. Аппроксимирующий сигнал, поступающий с выхода декодера — дельта-модулятора, подается на аналоговый вход 1 и после аналогоцифрового преобразования блоком 3 за35 писывается в первый регистр 6 сдвига.

Первый регистр 6 сдвига имеет два выхода. Первый выход соответствует задержке отсчетов АС на 1+ (N+ t ) /2 тактов, а второй — задержке на (N+1)/2 тактов. Отсчеты с выходов

: этого регистра сдвига представляют собой соседние выборки АС, причем момент появления отсчета на втором выходе совпадает по времени с серединой анализируемого отрезка импульсной последовательности, хранящегося во втором резистра 4 сдвига. Выборка . с первого выхода первого регистра сдвига подается на первый вход блока 8 .(вход вычитаемого), а выборка с второго выхода регистра — на второй вход вычитателя (вход уменьшаемого). На выходе вычитателя формируется код приращения АС. В перемножителе 11 это приращение подвергается коррекции путем его умножения на уточненный корректирующий коэффи-, циент. С выхода перемножителя 11 измененное значение приращения поступает на первый вход сумматора 12, на второй вход которого подается отсчет исходного АС с выхода первого регистра 6 сдвига. В результате обработки на выходе сумматора и всего корректирующего .устройства формируется откорректированное значение отсчета аппроксимирующего сигнала, соответствующего середине интервала анализа импульсной последовательности.

Цепь уточнения (модификации) значений корректирующих коэффициентов включает следующие блоки : блок 7 вычисления модуля отсчетов исходного АС, дискретный фильтр 10 абсолютных значений выборок АС, второй блок

13 памяти номеров, определяющих уточнение корректирующих коэффициентов в соответствии с уровнем АС, преобразователь 14 кода, формирующий по входному коду, определяемому текущими значениями номеров на выходах первого и второго блоков памяти, значение двоичного кода корректирующего коэффициента.

С точки зрения технического исполнения процедуру уточнения коррекI тирующих коэффициентов можно представить следующим образом. В соответствии с уровнем АС возможные значения этих коэффициентов, задаваемые номером из первого блока 9 памяти, могут быть уменьшены, оставлены без изменений или увеличены. В соответствии с этим приращения исходного

АС g(n-1) могут быть также уменьшены, оставлены без изменения или увеличены по абсолютной величине. На различных по уровню отрезках АС преобразование (изменение) величины приращений может быть, таким образом, усилено (уточняющий множитель Ul 1 в случае, если значение первоначального коэффициента hm > 1, и множитель

Ul < 11, если hm (1) или ослаблено (Ul> 1, если hm(1, и Ul 1, hm> 1)

y(n) = x(n-1)+ Ь(n-l)hm Ul, где 1 — номер, определяющий уточнение коэффициентов Ьгп;

Ul — множитель, модифицирующий значение hm; ш — номер, определяющий выбор коэффициента hm;

1499507 (п-1) -исходное приращение отсчета х(п-1) аппроксимирующего сигнала.

Однако перемножение величин hm u

U1 целесообразно заменить на непос)редственный отбор тех результирующих значений, которые получаются после перемножения. С этой целью первый .и второй блоки памяти хранят условные номера m и 1, а преобразователь кода, получая их на своем входе, формирует общий корректирующий коэффициент, т.е. условные номера преобразуются блоком 14 в цифровые коды корректирующего коэффициента и участвуют в преобразовании отсчетов AG no формуле у (n) = х (n-1) + 1I, (n-.1 ) hm, 1 .

Для реализации дискретного фильтра используются сумматор, регистр . хранения и умножитель (фиг Z) .иф- 55 ровой код, поступающий на вход дискретного фильтра (конкретно на один из входов сумматора), складывается с цифровым кодом, поступающим с выДля реализации первого регистра сдвига (многоразрядный регистр сдвига, блок 6) можно использовать сдвиговый регистр с последовательным входом; для реализации вычитателя (блок

8) — сумматор-вычитатель чисел. Для реализации блока вычисления модуля используется сумматор-вычитателЬ, в котором управление режимом (суммированием или вычитанием) производится

t знаковым разрядом цифрового кода обрабатываемого отсчета. В случае отрицательного числа, поступающего на блок вычисления модуля, старший знаковый разряд содержит логическую еди- 35 ницу. Поэтому блок переводится в режим вычитания. В случае положительного числа знаковый разряд содержит логический нуль и схема осуществляет суммирование. Вторым операндом в этой 40 операции алгебраического сложения является число нуль, представленное соответствующим цифровым кодом

000...,..0. Поэтому при вычитании из .нуля отрицательного входного числа 45 получается положительное число, а при сложении нуля с положительным входным числом это число не изменяется и является результатом обработки, т.е. блок 7 осуществляет операцию вычисления модуля. хода умножителя дискретного фильтр,й.

Результат сложения подается на выход фильтра и одновременно на схему задержки на один такт, в роли которой может выступить многоразрядный регистр хранения. В каждом такте работы корректирующего устройства цифровая информация, хранящаяся в регистре, заменяется на новую с помощью ее перезаписи с выхода сумматора.

Записанная в регистр информация поступает на вход перемножителя, В нем происходит умножения числа, цифровой код которого хранится в регистре, на цифровой код константы, значение которой меньше единицы. Результат подается на второй вход сумматора дискретного фильтра. Фильтр выполняет функции усредняющего (интегрирующего) блока, рассчитывая оценку интенсивности огибающей исходного АС.Степень усреднения определяется значением константы, участвующей в процедуре перемножения, значение этой константы должно быть близким к единице.

В результате моделирования установлено, что ее значения должны нахо-. диться в интервале 0,75 — 0,93. Чтобы не изменять масштаб величины огибающей, числа, снимаемые с выхода сумматора дискретного фильтра, обычно нормируют, умножая их на разность единицы и значения константы. Однако в данном случае абсолютные оценки уровня АС не важны. Относительное изменение этих оценок неотличимо от изменения нормированных оценок. Поэтому вместо нормирования оказывается возможным использовать в качестве выходной шины дискретного фильтра совокупность старших разрядов чисел с выхода сумматора фильтра ° Например, при десятиразрядном АЦП с выхода блока вычисления модуля можно получать девятиразрядные числа, в дискретном фильтре можно использовать двенадцатиразрядный сумматор, регистр и перемножитель (если константа имеет значение, равное 0,875), а на второй блок памяти подавать восемь старших разрядов с выхода сумматора фильтра.

Преобразователь кода (блок 14) обеспечивает преобразование кода, включающего кодовые группы, представляющие условные номера величины коэффициентов.и степени изменения их значений, в цифровой,код значений ре1499507

Процесс коррекции (фиг. 3) пока зан на траекториях аппроксимирующего сигнала до коррекции и после кор.рекции с учетом комбинации дельта импульсов и уровня сигнала.

Таким образом, предлагаемое устройства, использующее .принцип изменения значений отсчетов аппроксими55 эультирующих корректирующих коэффициентов. Преобразователь кода может быть выполнен на постоянном запоминающем устройстве (блоке памяти), в котором адрес формируется из двух частей: условного номера коэффициента и условного номера степени изменения, и определяет то значение коэффициента, которое следует использо- 1р вать при изменении приращения АС и которое должно храниться в этом блоке по этому адресу.

Процедура настройки предлагаемого устройства аналогична процедуре 15 настройки известного и отличается лишь тем, что она более проста, так как И значений коэффициентов известного устройства, соответствующих конкретному адресу, взаимозависимы, 2р что усложняет процесс их оптимизации, тогда как в предлагаемом устройстве каждому адресу ш соответствует только один коэффициент. Процедура оптимизации параметров корректи- 25 рующего устройства включает поиск значений коэффициентов при условии, .что цепь уточнения по уровню аппроксимизации сигнала не работает, оптимизацию значений этих коэффициентов 30 с учетом уровня АС. Критерием качества работы устройства коррекции могут быть такие интегральные оценки, как величина отношения сигнал — шум, величина сегментного отношения сигнал — шум, величина относительной среднеквадратической ошибки восстановления или другие известные показа. тели. Оптимальные значения коэффициентов обеспечивают экстремум этих 4р показателей. Кроме того, отношение сигнал — шум в любом дельта-кодекс может быть дополнительно увеличено путем оптимизации его параметров в случае, если кодекс работает с наст- 45 роенным устройством коррекции. рующего сигнала, обеспечивает большую точность коррекции по сравнению с известным (отношение сигнал — шум повышается примерно на 1,5 дБ) в сочетании с меньшим объемом памяти постоянного запоминающего устройства, а также с менее сложной процедурой настройки весовых коэффициентов (корректирующих коэффициентов).

Формула изобретения

Устройство коррекции, содержащее последовательно соединенные генератор тактовых импульсов, аналого-цифровой преобразователь, информационный вход которого является аналоговым входом устройства коррекции, и первый регистр сдвига, последовательно соединенные перемножитель и сумматор, второй регистр сдвига, к управляющему входу которого подключен выход генератора тактовых импульсов, информационный вход второго регистра сдвига является дискретным входом устройства коррекции, N-1 выходов второго регистра сдвига через N-1 сумматоров по модулю два, к вторым входам которых подключен N-й выход второго регистра сдвига, подключены к N-1 входам первого блока памяти, а также второй блок памяти, о т. л. ич ающе е ся тем, что, с целью повышения точности коррекции, введены преобразователь кода, вычитатель, к входу вычитаемого которого и к второму входу сумматора подключен первый выход первого регистра сдвига, второй выход которого через вычитатель подключен к второму входу перемножителя, последовательно соединенные блох вычисления модуля, к входу которого подключен выход аналого-цифрового преобразователя, дискретный фильтр, выход которого подключен к первому входу перемножителя черЕз последовательно соединенные второй блок памяти и преобразователь кода, к второму входу которого подключен выход первого блока памяти, а также инвертор, к входу которого подключен генератор тактовых импульсов, а выход — к вторым входам первого регистра сдвига и дискретного фильтра.

1499507

1499507

Юых Жив

Япароб Ьиоб сумматора

Фи

- 70CAPd.

Уродец

>AC

Иллюстрация лроиефрь

A27j7+pAщии.4С исходная речеВая Волна — - — - — - ОтЯОЯЭеА777У/3080ИНб/Й гС

Составитель Л. Тимошина

Техред М. Ходанич Корректор М. Шароши

Редактор И. Шулла

Заказ 4709/56 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðoä, ул. Гагарина, 101