Устройство для сопряжения эвм с внешними устройствами

 

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных комплексах и информационно-измерительных системах с применением ЭВМ с интерфейсом "Общая шина" и внешних устройств, использующих другие интерфейсы. Целью изобретения является повышение быстродействия. Устройство содержит блок управления обменом, блок программных прерываний, блок прерываний для внепроцессорного обмена, коммутатор программных запросов, два коммутатора запросов внепроцессорного обмена, дешифратор команд, дешифратор состояния, два коммутатора адреса, селектор адреса, регистр адреса, дешифратор адреса, узел чтения, узел записи, регистр команд, регистр адресов регистров внешних устройств, регистр текущего адреса общей шины, регистр длины массива, регистр адресов внешних устройств, мультиплексор данных, две группы элементов И, элемент ИЛИ, два блока усиления. 2 з.п. ф-лы, 6 ил.

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСНИ Х

РЕСПУБЛИН (51) 4 9 06 F 13/24

ГОСУДАРСТВЕННЫЙ HOMNTET.

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬ ТИЯМ

ПРИ ГКНТ СССР (21) 4339368/24-24 (22) 07.12.87 (46) 15.08.89. Бюл. № 30 (72) П.И.Молчанов, А,В.Осипов, Б.Я„Буянов и П,М,Фокеев (53) 681.325(088,8) (56) Авторское свидетельство СССР ¹ 554534, кл, 6 06 F 13/00, 1977.

Авторское свидетельство СССР

1100615, кл. G 06 F )3/00, 1984. (54) УСТРОЙСТВО gJM COIIPIIREHHII ЭВМ

С ВНЕШНИМИ УСТРОЙСТВАМИ (57) Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных комплексах и информационно-измерительных сис темах с применением

ЭВМ с интерфейсом "Общая шина" и

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных комплексах и информационно-измерительных системах с применением ЭВМ с интерфейсом "Общая шина" и внешних устройств, использующих другие интерфейсы.

Цель изобретения — повышение быстродействия устройства.

Устройство позволяет подключать любые внешние устройства, адреса которых указаны в регистре адресов внешних устройств, к внепроцессорному уровню прерываний и в соответствии с командами, записанными в ре2 внешних устройств, использующих другие интерфейсы. Целью изобретения является повышение быстродействия.

Устройство содержит блок управления обменом, блок программных прерываний, блок прерываний для внепроцессорного обмена, коммутатор программных запросов, два коммутагора запросов внепроцессорного .обмена, дешифратор команд, дешифратор состояния, два коммутатора адреса, селектор адреса, регистр адреса, дешифратор адреса, узел чтения, узел записи, регистр команд, регистр адресов регистров внешних устройств, регистр текущего адреса общей шины, регистр длины массива, регистр адресов внешних устройств, мультиплексор данных, две группы элементов И, элемент ИЛИ, два блока усиления, 2 з.п. ф-лы, 6 ил. гистр команд, выполнять операции sanucu или чтения с адресованными уст, ройствами до полной передачи заданного массива в регистры (или из регистра), адреса которых указаны в регистре адресов регистров внешних устройств, при этом остальные внешние устройства автоматически переключе ны не только на программный уровень прерывания, но и на внепроцессорный уровень прерывания.

Первый интерфейс "Общая шина" представляет собой унифицированную систему магистральных связей для адресов, данных и управляющих сигналов между процессором, оперативной памя3 150107 тью и устройствами для сопряжения с внешними устройствами и системами.

Связь между устройствами, участвующими в операции обмена на "Общей ши5 не" асинхронна.

Второй интерфейс представляет со" бой унифицированную систему магистраль. ых связей для данных, адресов регистров и внешних устройств, управляющих сигналов и сигналов .прерываний, радиальных связей для выборки устройств, сигналов прерываний-и запросов внепроцессорного обмена между внешними устройствами и блоком управления, функции которого.реали. зует предлагаемое устройство. Внешние устройства могут содержать группу внешних устройств. Каждое внешнее устройство может содержать группу 20 адресуемых регистров.

Устройство осуществляет через пер-. вый блок усиления обмен данными между ЗВМ, использующей первый интерфейс, и внешними устройствами периферийной системы, подключенной к второму интерфейсу через второй блок усиления, в режиме программного обмена, в режиме прерываний на программном уровне и в режиме прерываний ЗО на внепроцессорном уровне.

На фиг. 1 представлена структур" ная схема предлагаемого устройства для сопряжения; на фиг. 2 и 3 - структурная схема блока управления обменом; на фиг. 4 — структурная схема узла записи; на фиг. 5 — структурная схема узла чтения„ на фиг. 6 — структурная схема блока прерывания для внепроцессорного обмена, 40

Устройство содержит (фиг. 1) де" шифратор 1 адреса блок 2 программных прерываний, блок 3 управления обменом, блоки 4 и 5 усиления, регистр 6 команд, регистр 7 адресов внешних устройств, первый коммутатор

8 запросов внепроцессорного обмена, первый коммута-.îð 9 программных запросов, регистр 10 текущего адреса общей шины, регистр 11 длины массива, мультиплексор 12 данных, узел 13 записи, узел 14 чтения, первую 15 и вторую 16 Гp ïïû элементов И, второи мультиплексор 17 адреса, блок 18 прерывания для внепроцессорного обме-. на, селектор 19 адреса, регистр 20 адреса, первый коммутатор 21 адреса, „первый мультиплексор 22 адреса., второй коммутатор 23 адреса, второй

7 4 коммутатор 24 запросов внепроцессорного обмена, регистр 25 адресов регистров внешних устройств дешифратор 26 команд, дешифратор 27 состояния, элемент ИЛИ 28, группы входоввыходов 29 и 30 для подключения соответственно к ЭВИ и внешним устройствам.

Блок 3 управления обменом включает (фиг. 2 и 3) триггер 31, мультиплексор 32, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

33, элемент И 34,, элемент HE 35, элемент 36 задержки, элемент И 37, элементы 38-40 задержки, мультиплексоры-селекторы 41 и 42, элемент 43 задержки, одновибратор 44, элементы

45 и 46 задержки, элемент И 47, элемент ИЛИ 48, элемент И 49, триггеры О и 51, элемент И 52, одновибратор

53, элемент ИЛИ 54, триггер 55, одновибратор 56 элемент И 57, элемент

ИПИ 58, элемент И-ИЛИ 59, элементы

И 60 и 61:, мультиплексор 62 и элемент 63 задержки.

Узел 13 записи образуют (фиг.4) элементы И 64-68.

Узел 14 чтения содержит (фиг.S) шифратор 69, элемент ИЛИ 70 и элемент И 71.

Блок 18 прерывания для непроцессорного обмена (фиг. 6) выполнен в виде элемента И 72, элементов ИЛИ 73 и 74„ триггеров 75-77 и элементов

И 78-81.

Блок 2 программных прерываний, обмениваясь управляющими сигналами с

ЗВ1! через первый блок 4 усиления, выполняет бперацию захвата общей шины ЭВМ и прерывание текущей програм= мы, Инициализация блока 2 осуществляется путем подачи на входы блока 2 запросных сигналов на прерывание со» ответственно от самого устройства для сопряжения или от внешних устройств периферийной системы, .подклю ченной к данному устройству» Код, поступающий с регистра 20 на третий вход блоха 2,. в соответствии с номером устройства для сопряжения модифицирует запросив.е слова, идентифицирующие источники запросов на программное прерывание в системе и выдаваемые блоком 2 в ЗВМ. Блок 3 управления обменом работает в четырех режимах, В первом ре,жиме блок 3 выполняет функции исполнителя (пассивного устройства) на общей шине ЗВ11, во втором режиме5 1 функции исполнителя на общей шине и задатчика (активного устройства) на периферийной магистрали, в третьем режиме — функции задатчика на общей шине ЭВМ и на периферийной магистрали, ц четвертом режиме — функции задатчика на общей шине ЭВМ и исполнителя на периферийной магистрали. Задание первого и второго режи мов осуществляется сигналами, приходящими на вход логического условия и на третью группу входов логического условия блока 3. Сигнал с выхода селектора 19 адреса, поступающий на вход логического условия блока 3, включает второй режим работы блока

3 и позволяет обращаться к регистрам внешних устройств периферийной системы, подключенной к данному устройству. Сигнал с выхода дешифратора 1 включает первый режим работы блока

3 и позволяет обращаться к собственным регистрам данного устройства.

Сигнал, приходящий с группы выходов . дешифратора 27 на пятую группу входов логического условия блока 3, включает третий или четвертый режим работы блока 3 в зависимости от -состояния второй группы выходов регистра 6 команд после захвата общей шины для внепроцессорного обмена и пе. редачи управления шиной блоком 18 блоку 3 через дешифратор 27, Сигнал, приходящий на четвертую группу входов логического условия блока 3, .запрещает блоку 3 формировать в третьем режиме работы блока 3 после окончания цикла обмена на общей шине сигнал, поступающий с первой группы выходов блока 3 на группу установочных входов блока 18 для сброса его в исходное состояние. Сигнал с второго выхода блока 3 формируется блоком 3 после окончания цикла обмена на общей шине в третьем режиме работы и поступает на стробирующий вход дешифратора 26 команд, который по приходу этого сигнала изменяет на единицу содержимое регистров 10 и 11 и (в зависимости от кода операции регистра 6 команд) регистра 25. Сигнал с первого выхода блока 3 формируется при обрашении ЭВМ или устройства для сопряжения к регистрам внешних устройств периферийной системы, подключенной к данному устройству, для включения второго мультиплексора 17 адреса и выдачи адреса

50)077

5

45 регистра, поступающего с общей шины или с регистра 25, в шину адреса периферийной магистрали. Сброс блока

3 в исходное состояние после окончания работы в третьем режиме осуществляется по сигналу, приходящему на пятую группу входов логического условия блока 3 и формируемому после установки выхода регистра 6 в состояние логического нуля. Код операции, приходящий от внешнего устройства на вторую группу входов логического условия блока 3 при его работе в четвертом режиме, идентифицирует тип операции на общей шине (запись или чтение) и режим обмена (монопольный и или мультиплексный). При этом, в случае монопольного режима обмена в блоке 3 запрещается выдача сигнала, поступающего с первой группы выходов блока 3 на группу установочных входов блока 18 для сброса его в исходное состояние после окончания цикла обмена. Сброс блока 3 в исходное состояние после окончания работы в четвертом режиме осуществляется в этом случае после сброса внешним устройством запроса на внепроцессорный обмен, приходящего на вторую .группу входов логического условия блока 18, и кода операции, приходящего на вторую группу входов логического условия блока 3.

Регистр 6 команд служит для хранения кода команд выполняемых данным устройством, и загружается ЭВМ последним. Содержимое регистра 6, в частности, может определять, монопольный или мультиплексный .режим обмена информацией, операцию чтения или записи на общей шине, возможность обмена массивом информации определенной зоны оперативной памяти ЭВМ с внешним устройством, содержащим один адресуемый на периферийной магистрали регистр, или с внешним устройством, содержащим число адресуемых на периферийной магистрали регистров, равное величине массива, возможность прерывания на программном уровне по запросам на прерывание, поступающим по отдельным (радиальным) линиям для каждого внешнего устройства на группу информационных входов коммутатора

9 только от тех устройств, адреса которых указаны в регистре 7, или по запросу на прерывание, поступающему по общеи линии запросов, для любых

1501077 внешних устройств, подключенных к этой линии. Регистр 6 команд имеет дополнительный выход с разряда готовности устройства к работе на внепро5 цессорном уровне прерывания. Наличие логического нуля в этом разряде свидетельствует о готовности выполнения устройством операции (команды), код которой записан в остальных разрядах регистра 6, а запись логической единицы в этот разряд указывает устройстВу на необходимость выполнения операции, код которой находится в регистре 6. Регистр 6, кроме того, имеет вход для установки разряда готовности в состояние логического нуля после выполнения операции обмена„

Регистр 7 адресов внешних устройств может хранить двоичный код адреса одного внешнего устройства периферийной системы при подключении его выхода через коммутатор 23 к магистральным линиям шины адреса периферийного интерфейса и(или) позиционный код

r адреоов нескольких внешних устройств периферийной системы при подключении его выхода через коммутатор 23 к радиальным линиям шины адреса периферийного интерфейса для выборки одного или нескольких внешних устройств.

При этом часть разрядов регистра 7 через коммутатор 23 и блок 5 усиле) ния может подключаться к магистральным линиям шины адреса периферийного интерфейса, а часть — к радиальным

35 линиям выборки внешних устройств одновременно.

Блок 18 прерываний для вненроцессорного обмена имеет выходы и входы для обмена управляющими сигналами через первый блок 4 усиления с 3ВМ с целью захвата общей шины по внепроцессорному уровню прерывания, Блок

18 запускается по сигналу, приходя45 щему на вход запроса прерывания блока 18. и сбрасывается в исходное состояние по сигналу сброса, приходящему на группу установочных входов блока 18. Выход запуска блока 18 слу50 жит для передачи управления общей шиной ЭВМ после ее захвата данному устройству. дешифратор 27 состояний анализирует состояние устройства после захвата общей шины ЭВМ. Если после за55 хвата общей шины ЭВМ на выходе регистра 6 команд присутствует сигнал логической единицы, то дешифратор 27 запускает блок 3 управления обменом и устройство выполняет команду, записанную в регистре 6. Если после захвата общей шины ЭВЙ блоком 18 на выходе регистра 6 присутствует сигнал логического нуля, то дешифратор 27 передает управление общей шиной внешнему устройству периферийной сис темы, запросившему прерывание для внепроцессорного обмена, сигналом разрешения-работы .на общей шине, поступающим с второго выхода дешифратора

27 через второй блок 5 усиления в периферийный интерфейс, и запускает в блоке 3 четвертый режим работы.

Устройство работает следующим образом.

Режим программного обмена, Вначале ЭВМ устанавливает на общей шине адрес регистра устройства, с которым необходимо выполнить обмен данными в соответствии с номером устройства для сопряжения, заданным регистром 20. Если установленный адрес принадлежит к адресам, присвоенным регистрам внешних устройств периферийной системы, подключенной к устройству, или к адресам собственных регистров устройства, то селектор 19 адреса включает первый коммутатор

21 адреса и установленный адрес через коммутатор 21 поступает в дешифратор 1, который вырабатывает сигналы выборки собственных регистров устройства, и на второй мультиплексор

17 адреса. С выхода дешифратора 1сигналы выборки собственных регистров устройства поступают на входы узлов 13 и 14 и на вход блока 3 для перевода его в первый режим работы.

Если установленный адрес принадлежит к адресам, присвоенным регистрам внешних устройств периферийной системь1, то на выходе дешифратора 1 сигналы выборки не формируются и при срабатывании селектора адреса блок

3 переводится во второй режим работы, В этом случае блок 3, обменявшись управляющими сигналами через второй блок 5 усиления с арбитром периферийной магистрали и получив сигнал разрешения работы на этой магистрали, включает мультиплексор 17 и адрес регистра внешнего устройства через мультиплексор 17 и второй блок 5 усиления поступает на шину адреса периферийного интерфейса для выборки регистров внешних устройств.

150)077

1О. В случае выполнения операции записи ЭВМ устанавливает на шинах данные для записи, а на шинах управления — код операции записи, Если адрес, установленный на общей шине, принадлежит регистру внешнего устройства, то данные через блок 4, группу

15 элементов И и блок 5 синхросигналом, выработанным блоком 3, запи- 10 сываются в выбранный регистр внешнего устройства, Если адрес на общей шине принадлежит внутренним регистрам предлагаемого устройства, то по коду записи узел 13 записывает дан- 15 ные в один из регистров 6, 7, 10, Il и 25, В случае выполнения операции чтения ЭВМ у танавливает на шинах управления код операции чтения. Если 20 адрес, установленный на общей шине, принадлежит внешнему устройству, то синхросигналом, выработанным блоком 3 по коду операции чтения, данные из выбранного регистра внешнего устройства через блок 5 усиления, группу элементов И 16 и блок 4 усиления поступают в ЭВМ, Если адрес на общей шине принадлежит внутренним регистрам предлагаемого устрой- 30 ства, то по коду операции чтения и по коду номера регистра с выхода дешифратора 1 узел !4 выдает на мультиплексор 12 номер регистра и сигнал включения. При этом данные с выбранного регистра поступают на выход мультиплексора 12 и передаются в ЭВМ через группу 16 элементов И.

Обмен информацией между ЭВМ по общей шине с внешними устройствами осу- 40 ществляется по асинхронному принципу.

После установки адреса, данных и управляющих сигналов на общей шине выдается синхросигнал, который формирует в блоке 3 сигнал операции для 45 внешнего устройства, По окончании операции внешнее устройство выдает ответный синхросигнал, который проходит через блок 3 на общую шину, и операция завершается.

Режим прерываний на программном уровне.

Сигналы программных прерываний от внешних устройств периферийной системы поступают с выхода блока 5 усиления на вход коммутатора 9. На вход коммутатора 9 поступают сигналы для прерывания ЭВМ на программном уровне, как с радиальных линий запросов от каждого внешнего устройства, так и с общей (магистральной) линии запросов группы внешних устройств. На выход коммутатора 9 по сигналам разрешения, поступающим с дешифраторов 26 и 27, проходит сигнал на прерывание только от того внешнего устройства, адрес которого указан в регистре 7.

Прошедший через коммутатор 9 сигнал запроса на прерывание от внешнего устройства запускает блок 2, который в соответствии с алгоритмом общей шины выполняет процедуру захвата общей шины и прерывания программы. В результате ЭВМ переходит к программе обслуживания прерывания от внешних устройств периферийной системы, подключенной к устройству для сопряжения.

Режим прерываний на внепроцессор- ном уровне.

Выполнение операций обмена в режиме прерываний на внепроцессорном уровне осуществляется под управлением устройства для сопряжения или под управлением внешнего устройства пери+.. ферийной системы, подключенной к данному устройству.

Перед началом работы в режиме прерываний на внепроцессорном уровне при управлении обменом устройством для сопряжения ЭВМ во внутренние регистры устройства загружает следующую информацию: в регистр 7 адресов внешних устройств — адрес внешнего устройства, участвующего во внепроцессорном обмене; в регистр 10 текущего адреса общей шины — адрес первой ячейки массива памяти ЭВМ, с которым будет выполняться обмен информацией; в регистр 11 длины массива — количество ячеек памяти, выделенных для масси— ва; в регистр 25 адресов регистров внешнего устройства — адрес регистра внешнего устройства, участвующего во внепроцессорном обмене, или адрес первой ячейки массива буферной памяти внешнего устройства, с которым будет выполняться обмен информацией; в регистр 6 команд — команда которую должно выполнять устройство. Регистр

6 команд загружается последним. После его загрузки устройство готово к работе на внепрапессорном уровне.

При этом запуск устройства на выполнение операций обмена массивом инфор. мации между ЭВМ и внешним устройст1501077

12 вом осуществляется при готовности внешнего устройства к обмену. Для этого после загрузки в разряд готовности логической единицы на выходе дешифратора 26 команд появляется сигнал, включающий коммутаторы 8 и 23,. и блокируется коммутатор 24. На выход коммутатора 23 приходит сигнал выборки внешнего устройства, адрес которого указан в регистре 7. Получив сигнал выборки, внешнее устройство при готовности к обмену формирует сигнал запроса прерывания на внепроцессорном уровне, который через блок

5 поступает на вход коммутатора 8.

C выхода коммутатора 8 сигнал запроса прерывания через элемент ИЛИ 28 поступает на вход блока 18, который осуществляет захват общей шины для 20 внепроцессорного обмена и передает через дешифратор 27 управление общей шиной блоку 3. Для этого дешифратор 27 после захвата блоком 18 общей шины переключает второй 17 и пер- 25 вый .22 мультиплексоры адреса на передачу содержимого регистров 25 и 10 соответственно и переводит блок 3 в третий режим работы. После этого блок 3 разрешает мультиплексору 17 30 выдачу содержимого .регистра 25 через блок 5 усиления на периферийную магистраль через входы-выходы 30 и мультиплексору 22 выдачу содержимо го регистра 10 через блок 4 усиления на общую шину через входы-выходы

29 и в соответствии с признаком операции, поступившим от дешифратора

26 устанавливает на общей шине код требуемой операции.

При выполнении операции записи блок 3 инициирует цикл периферийной магистрали, передавая через блок 5 в магистраль код операции чтения и синхросигнал. После выполнения операции адресуемое внешнее устройство выставляет информацию и ответный синхросигнал, которые через блок 5 соответственно передаются в группу 16 элементов И и блок 3. Принятый блоком

3 от внешнего устройства ответный синхросигнал разрешает группе 16 элементов И выдачу через блок 4 на общую шину данных из регистра выбранного внешнего устройства и формирует в блоке 3 сигнал запуска цикла общей шины.

По этому сигналу блОк 3 инициирует цикл обшей шины, передавая после фиксированной задержки через блок 4 в общую шину синхросигнал и осуществляет запись полученных данных в ячейку памяти 3ВМ по адресу, поступающему с регистра 10. После выполнения операции записи и получения ответного синхросигнала от 3ВМ блок 3 снимает с периферийной магистрали синхросигнал, по снятию которого внешнее устройство снимает синхросигнал, заканчивая операцию на периферийной магистрали. Далее блок 3 снимает информацию и синхросигнал на общей шине, по снятию которого 3ВМ снимает ответный синхросигнал, заканчивая операцию на общей шине. На этом заканчивается обмен информацией между

ЗВМ и внешним устройством.

При выполнении операции чтения блок 3 инициирует цикл общей шины, передавая через блок 4 в шину код операции чтения и после фиксированной задержки синхросигнал, Далее ЭВМ помещает на линии общей шины данные и ответный синхросигнал, которые через блок 4 передаются соответственно в группу 15 элементов И и блок 3.

Принятый блоком 3 от ЗВМ ответный синхросигнал разрешает группе 15 элементов И выдачу через блок 5 .на периферийную магистраль данных из памяти ЭБМ и формирует в блоке 3 сигнал запуска цикла периферийной магистрали. По сигналу запуска цикла блок 3 инициирует цикл периферийной магистрали, передавая через блок

5 в магистраль по входам-выходам 30 код операции записи и синхросигнал, и осуществляет запись полученных данных в регистр внешнего устройства по адресу, поступающему с регистров 7 и 25. После выполнения операции записи и получения ответного синхро" сигнала от внешнего устройства блок

3 снимает с общей шины Синхроси нал, .заканчивая операцию на общей шине.

После выполнения цикла на.общей шине блок 3 снимает информацию и синхросигнал на периферийной магистрали.

Далее внешнее устройство снимает ответный синхросигнал и блок 3 заканчивает операцию на периферийной магистрали. На этом заканчивается обмен информацией между ЭВМ и внешчим устройством, По окончании внепроЦессорного о6 мена блок 3 выдает сигнал конца цикла, поступающий на вход дешифратора

1501077

40

26, При этом на третьем выходе дешифратора 26 формируются сигналы, увеличивающие на единицу содержимое регистра 10 и уменьшающие на единицу содержимое регистра ll. При наличии в регистре б команд признака, поступающего на вход дешифратора 26 и указывающего на необходимость изменения содержимого регистра 25, увели в 10 чивается на единицу и содержимое регистра 25. На этом заканчивается один цикл обмена информацией. После этого при готовности к следующему циклу обмена внешнее устройство выставляет запрос на внепроцессорнсе прерывание и блок 3 запускает новый цикл. В те случаях, когда архитектура вычислительного комплекса Hp допускает работу устройства в монополь- 20 ном режиме, блок 3 по признаку, -поступающему через дешифратор 26 из регистра б команд, вырабатывает сигВ нал сброса блока 18 прерывания для . внепроцессорного обмена с целью ос25 вобождения общей шины после каждого цикла обмена. В этом случае устройство каждый раз перед началом цикла обмена осуществляет цикл захвата первого интерфейса. Количество циклов обмена определяется содержимым ре, гистра 11, Циклы обмена выполняются

1 ро тех пор, пока не станет равным нулю соцержимое регистра,11, Сигнал переполнения регистра 11, т.е. сиг- 35 нал равенства нулю содержимого регистра 11, поступает на вход регистра б команд и на вход блока 2. При этом сбрасывается разряд готовности регистра б в состояние логического нуля, а блок 2 запускается для выполнения прерывания программы ЭВМ. После этого либо происходит снова загрузка внутренних регистров устройства, либо работа с устройством пре- 45 кращается.

При работе устройства в режиме прерываний на внепроцессорном уровне. под управлением внешнего устройства ЗВМ программирует регистры 50 внешнего устройства, доступные для

ЭВМ или непосредственно со стороны общей шины, или косвенно с помощью устройства для сопряжения, После этого устройство свободно и может 55 обслуживать другие внешние устройства в любых режимах работы, Запрограммированное внешнее устройство, подготовив массив информации к обмену, пось;лает сигнал запроса для внепроцессорного обмена, поступающий через коммутатор 24, элемент ИЛИ 28 на вход блока 18, который осуществляет захват общей шины для внепроцессорного обмена и через дешифратор

27 передает управление синхронизацией обшей шины блоку 3. При этом блок

3 переводится в четвертый режим работы и разрешает мультиплексору 22 пе- редачу адреса, поступающего через блок

5 из второго интерфейса в общую шину. Одновременно дешифратор 27 формирует сигнал передачи управления обменом, поступающий через блок 5 в периферийный интерфейс через входы-выходы 30. Получив разрешение на обмен информацией, внешнее устройство в случае операции записи устанавливает на шинах второго интерфейса адрес ячейки памяти ЭВМ и данные для записи, а на шинах управления — код операции записи и синхросигнал. Адрес, установленный на шине магистрали через входы-выходы 30, поступает через блок 5 усиления, коммутатор 22 и блок

4 усиления на общую шину через входывыходы 29. Блок 3, получив код операции записи от внешнего устройства, устанавливает на шинах управления общей шины код операции записи и переключает группу 16 элементов И на передачу данных из второго интерфейса в первый. Затем, по приходу синхросигнала от внешнего устройства блок

3 после фиксированной задержки инициирует цикл общей шины, помещая на общей шине синхроснгнал. После выполнения операции ЭВМ выставляет ответный синхросигнал, который поступает через блок 4 в блок 3. Далее блок 3 посылает в магистраль через входывыходы 30 ответный синхросигнал, после чего вйешнее устройство завершает цикл периферийной магистрали, снимая синхросигнал. По снятии этого синхросигнала блок 3 завершает цикл общей шины, снимая все сигналы.

Этим завершается цикл обмена информацией.

В случае операции чтения внешнее устройство устанавливает на шинах управления магистрали код операции чтения и синхросигнал, По коду операции чтения блок 3 запускает цикл общей шины и по адресу, транслируемому из магистрали через входы-выхо15

150 ды 30 от внешнего устройства в шину через входы-выходы 29 через блок

5, мультиплексор 22, блок 4, ЭВМ

I выполняет операцию чтения, выставляя данные для чтения и ответный синхросигнал на общую шину. Блок 3, полу" чив этот ответный синхросигнал, включает группу 15 элементов И на передачу данных иэ магистрали через входы-выходы 29 в магистраль через входы-выходы 30 и посылает в магистраль через входы-выходы 30 синхросигнал ответа. Получив данные, внешнее устройство заканчивает цикл периферийной магистрали, снимая все сигналы. .Далее блок 3 завершает цикл общей шины, тоже снимая все сигналы. Этим заканчивается цикл, обмена информацией.

Внешнее устройство может выполнять неограниченное число циклов обмена в описанном режиме работы устройства.

Сброс устройства в исходное состояние в этом случае осуществляется после сброса внешним устройством запроса на внепроцессорное прерывание, поступающего на вход коммутатора 24, Закончив обмен информацией, внешнее устройство вызывает прерывание ЭВИ, формируя сигнал запроса на программное прерывание, поступающий через . блок 5 на вход коммутатора 9 с магистральной линии запроса.

Блок 3 реализует алгоритмы передачи информации первого и второго интерфейсов и обеспечивает работу в четырех режимах.

В исходном состоянии блок 3 выполняет функции по первому режиму работы и осуществляет программный обмен с внутренними регистрами устройства. Перевод блока 3 в другие режимы работы осуществляют блохи 19 и 27 путем соотве1ствующей настройки мульти-. плексоров 32 и 62 и мультиплексоровселекторов 41 и 42. Запуск блок 3 на выполнение операций обмена информацией в третьем режиме. происходит при приходе сигнала на С-вход триггера 31. Триггеры 50, 51 и 55 предназначеньt для формирования сигналов

СХИ2, СХ32 и СХ31 соответственно и выдачи их во второй и первый интерфейсы. По окончании цикла обмена все триггеры сбрасываются в исходное состояние и на выходах одновибратора

53 формируется сигнал "Счет" для изменения содержимого регистров 10, 1077 16

11 и 25, на выходах одновибратора 56 и элемента И 57 — сигналы сброса блока 18 СТ ЗПД и СТ.

Примеры технической реализации уз-лов 13 и 14 записи и чтения данных приведены соответственно на фиг. 4 и

5. При поступлении от дешифратора 1 сигнала выборки одного из регистров

)О шифратор 69 формирует трехразрядный код, управляющий выборкой одного из входов мультиплексора 1 2 данных.

Кроме того, после получения устройством сигнала синхронизации СХ31 узел

14 формирует сигнал разрешения. передачи информации через мультиплексор 12.

На фиг. 6 представлен пример технической реализации блока 18 преры20 вания для внепроцессорного обмена, Основой схемы являются триггеры 76 и 77. Исходно триггеры 76 и 77 сброшены в "0". После установки триггера 75 в "!" через элемент И 79 на

25 первый интерфейс поступает запрос на внепроцессорный обмен ЗПД. При возможности обмена процессор формирует разрешающий сигнал РПД. Далее блок

18 реализует стандартный алгоритм

3G захвата общей шины и передает через элемент И 78 управление шиной дешифратору 27, При этом устройство ста- новится задатчиком на первом интерфейсе, Сброс блока 18 осуществляется сигналом СТ от блока 3..

Формула изобретения

1. Устройство для сопряжения ЭВМ. с внешними устройствами, содержащее блок управления обменом, регистр длины массива„ регистр адресов внешних устройств, регистр текущего адреса общей шины, регистр команд, мультиплексор данных, первый мультиплексор адреса, узел записи, узел чтения, дешифратор адреса, первый коммутатор запросов внепроцессорного обмена, блок прерываний внепроцессорного обмена, блок программных прерываний, первый коммутатор программных зайросов, две группы элементов

И, два блока усиления, причем первые группы информационных входов-выходов первого. и второго блоков усиления образуют группы входов-выходов устройства для подключения соответственно к общей шине ЭВМ и к группам информационных, адресных, командных

) 17 1501077 18 вхОдов-выходов устройств, при этом первая группа информационных выходов первого блока усиления соединена с информационными входами регистра длины массива, регистра текущего ад.реса общей шины, регистра адресов внешних устройств, регистра команд, с первыми входами элементов И первой группы, выходы которых соединены с первой группой информационных входов второго блока усиления, первая группа информационных выходов кото,рого. соединена с первыми входами элементов И второй группы, выходы которых соединены с первой группой инI формационных входов первого блока усиления,, вторая группа информационных выходов и вторая группа информационных входов которого соединены со- 20 ответственно с группой входов разрешения прерывания и с группой выходов запроса прерывания блоКа прерывания для внепроцессорного обмена, группа установочных входов которого соеди. нена с первой группой выходов блока управления обменом, первая группа входов логического условия и вторая группа выходов которого соединены соответственно с третьей группой инО формационных выходов и с третьей группой информационных входов первого блока усиления, четвертая группа информационных выходов и.четвертая группа информационных входов которо35 го соединены соответственно с группой входов раврешения прерывания и с группой выходов запроса прерывания блока программных прерываний, первый вход требования прерываний которого соединец с выходом первого коммутатора программных запросов, группа информационных входов которого соединена с второй группой информационных выходов второго блока усиления, третья группа информационных выходов которого соединена с второй группой входов логического условия блока управления обменом и с вторыми входами элементов И второй группы,. третьи входы которых соединены с информациочными выходами мультиплексора данных, первая группа информационных входов которого соединена с группой выходов регистра длины массива, выход переполнений котоS5 рого соединен с вторым входом требования прерывания блока программных прерываний и с установочным входом регистра команд, группа выходов которого соединена с второй группой информационных входов мультиплексора данных, группа управляющих входов которого соединена с группой выходов узла чтения, разрешающий вход которого соединен с соответствующим разрядом второй группы информационных выходов первого блока усиления и с разрешающим входом узла записи, группа выходов которого соединена с входами записи регистра адресов внешних уст ройств, регистра длины массива, регистра текущего адреса общей шины и регистра команд, группа выходов дешифратора адреса соединена с группой информационных входов узла записи, узла чтения и с третьей группой входов логического условия блока управления обменом, третья группа выходов которого соединена с вторыми входами элементов И первой группы и с второй группой информационных входов второго блока усиления, четвертая группа информационных выходов которого соединена с группой информационных входов первого коммутатора запросов внепроцессорного обмена, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены второй мультиплексор адреса, два коммутатора адреса, регистр адресов внешних устройств, дешифратор состояния, дешифратор команд, селектор адреса, регистр адреса, второй коммутатор запросов внепроцессорного обмена, элемент ИЛИ, при этом пятая группа информационных выходов второго блока усиления соединена с первой группой информационных входов первого мультиплексора адреса, группа выходов которого соединена с пятой группой информационных входов первого блока усиления, пятая группа информационных выходов которого соединена с группой информационных входов первого коммутатора адреса и с первой группой информационных входов селектора адреса, вторая группа информационных входов которого соединена с группой выходов регистра адреса, выход которого соединен с третьим входом требования прерывания блока программных прерываний, выход селектора адреса соединен а входами логического условия блока управления обменом и с управляющим входом первого коммутатора адре19

1501077

20 са, группа выходов которого соединена с группой информационных входов дешифратора адреса и с первой группой информационных входов второго муль5 типлексора адреса, вторая группа информационных входов которого соединена с третьей группой информационных входов мультиплексора данных и с гру1п1ой выходов регистра адресов 1О внешних устройств, информационный вход и вход записи которого соединены соответственно с определенными разрядами первой группы информационных выходов первого блока усиления и гp5 ïïû информационных выходов уз ла записи, первый выход блока управления обменом соединен с первыми управляющими входами первого и второго мультиплексоров адреса, группа 2О вьгходов регистра текущего адреса общей шины соединена с второй группой информационных входов первого мультиплексора адреса и с четвертой группой информационных входов мультиплек- 25 сора данных, пятая группа информационных. входов которого соединена с

;группой выходов регистра адресов внешних устройств, с первой группой управляющих входов первого ком- 0 мутатора запросов внепроцессорного обмена, с группой управляющих вхо— дов первого коммутатора программных запросов и с группой информационных входов второго коммутатора адреса, группа выходов которого соединена с третьей группой информационных входов второго блока усиления, четвертая группа информационных входов которого соединена с группой выходов второго мультиплексора адреса, второй управляющий вход которбго соединен с первым выходом дешифратора соСтояния, второи выход которого соединен с вторым управляющим входом первого мультиплексора адреса и с информационным входом второго блока усиления, шестая группа информационных выходов которого соединена с группой информационных входов второго коммутатора запросов внепроцессорного обмена, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом первого коммутатора запросов внепроцессорного обмена и с входами запроса прерывания блока прерывания для внепроцессорного обмена, выход запуска которого соединен с первым информационнь1м входом дешифратора состояния, второй информационный вход которого соединен с управляющим входоМ второго коммутатора запросов внепроцессорного обмена и с выходом регистра команд, группа выходов которого соединена с группой информационных вхо-. дон дешифратора команд, стробирующий вход и первая группа выходов которого соединены соответственно с вторым выходом и с четвертой группой входов логического условия блока управления обменом, пятая группа входов логического условия которого и первый разрешающий вход первого коммутатора программных запросов соединены с группой выходов дешифратора состояния, группа управляющих входов второго коммутатора адреса соединена с второй группой управляющих вхбдов первого коммутатора запросов внепроцессорного обмена и с второй группой выходов дешифратоба команд, первый, второй и третий ньгходы которого соединены соответственно с вторым разрешающим входом первого коммутатора программных запросов, с синхровходом регистра адресов регистров внешних устройств и с синхровходом регистра текущего адреса общей шины, соединенного с синхровходом регистра длины массива, 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления обменом содержит два мультиглексора, два мультиплексора-селектора, четыре триггера, восемь элементов И, три элемента ИЛИ, восемь элементов задержки, элемент НЕ, элемент И-ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ три одновибратора, причем первый вход первого элемента И, соединенный с входом элемента НЕ, первый вход второго. элемента И, первый вход третье1 o элемента И, соединенный C.первым входом элемента И-ИЛИ, образуют пер- вую группу входов логического условия . блока, первый вход четвертого элемента И, соединенный с первым входом пятого элемента И„ первый вход шестого элемента И, соединенный с первым, вторым информационными входами первого селектора-мультиплексора, первый информационный вход первого мультиплексора, второй вход третьего элемента И образуют вторую группу входов логического условия блока, 22

1501077

21 группа входов первого элемента ИЛИ образует третью группу входов логического условия блока, второй информационный вход первого мульти5 плексора, первый вход седьмого эле мента И, первый информационный вход второго мультиплексора образуют четвертую группу входов логического условия блока, управляющий вход второго мультиплексора, синхровход первого триггера, соединенный с управляющим входом первого мультиплексора, с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом (управляющим) первого селектора-мультиплексора, с информационным входом второго триггера, второй вход элемента ИСКЛЮЧАЮЩЕЕ NJIH, соединенный с информационным входом третьего 20 триггера, образуют пятую группу входов логического условия блока, третий вход третьего элемента И, соединенный с вторым входом элемента ИИЛИ, является входом логического условия блока, выход седьмого элемента

И и выход первого одновибратора, соединенный с вторым входом седьмого элемента И, образуют первую группу выходов блока, выход четвертого триг- 30 гера, соединенный с вторым входом первого элемента И, и выход первого элемента задержки образуют вторую группу выходов блока, выход второго мультиплексора, первый вход третьего элемента И, выход второго триггера, соединенный с, вторым входом пятого элемента И, выход третьего триггера, соединенный с вторым входом шестого элемента И и с третьим информацион- 40 ным входом первого мультиплексораt селектора, образуют третью Группу выходов блока, выход второго элемента ИЛИ и выход второго одновибратора являются соответственно первым и вторым выходами блока, при этом в блоке управления обменом выход .первого мультиплексора ""oå":è åí с вторым управляющим входом первого мультиплексора-селектора и с управляющим входом второго мультиплексора-селектора, разрешающий вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ и с разрешающим входом первого мультиплексора-селектора, первый выход которого соединен с входом второго элемента задержки, выход кото рого соединен с нулевым входом тре-. тьего триггера и с первым входол1 восьмого элемента И, выход которого соединен с синхровходом четвертого триггера, нулевой и информационный входы которого соединены с нулевыми входами первого, второго триггеров и с выходом третьего одновибратора, вход запуска которого соединен с вторым выходом первого мультиплексора-селектора, четвертый информационный вход которого соединей с выходом. третьего элемента задержки, вход которого соединен с выходом пятого элемента И, с пятым информационным входом первого мультиплексора-селектора, с третьим входом элемента И-ИЛИ, выход которого соединен с входом первого элемента задержки, а четвертый вход — с выходом первого элемента

ИЛИ и с четвертым входом третьего элемента И, выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым ин! формационным входом второго мультиплексора, вход запуска первого одновибратора соедичен с входом запуска второго одновибратора, с первым входом второго элемента ИЛИ, с шестым информационным входом первого мультиплексора-селектора, с выходом первого триггера и с входом четвертого элемента задержки, выход которого соединен с первым информационным входом второго мультиплексора-селектора второй информационный вход которого соединен с выходом пятого элемента задержки, вход которого соединен с выходом элемента НЕ и с третьим информационным входом второго мультиплексора-селектора, четвертый информационный вход которого соединен с выходом шестого элемента задержки, вход которого соединен с пятым, шестым информационными входами второго мультиплексора-селектора и с выходом седьмого элемента задержки, вход которого соединен,с первым выходом второго мультиплексораселектора, второй выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, выход которого соединен с синхровходом. второго триггера, второй вход третьего элемента ИЛИ соединен с выходом восьмого элемента задержки, вход которого соединен с вторым входом второго элемента ИЛИ и с выходом третьего элемента И, синхровход

2З 15010 третьего триггера и вropoA вход восьмого элемента И соединены соответственно с третьим и четвертым выходами второго мультиплексора-селектора, 5 седьмои и восьмой информационные входы которого соединены с выходом первого элемента И и с седьмым информационным входом первого мультиплексора-селектора, восьмой информационный вход которого соединен с выходом шестого элемента И.

3, Устроиство по п. 1, о т л ич а ю щ е е с я тем, что блок прерывания для внепроцессорного обмена со- 15 держит три . триггера, пять элементов .И, два элемента ИЛИ, причем первый вход первого элемента ИЛИ, соединенный с синхровходом первого триггера, и второй вход первого элемента ИЛИ 20 образуют группу входов разрешения прерывания блока, первый вход. второго элемента ИЛИ, соединенный с первым входом первого элемента И, и второй вход второго элемента ИЛИ, сое- 25 диненный.с нулевыми входами первого, второго триггеров, с первым входом второго элемента И, образуют группу установочных входов блока, второй

77 24 вход первого элемента И является входом запроса прерывания блока,.выход третьего элемента И является выходом запуска блока, выходы второго, четвертого элементов И и выход пятого элемента И, соединенный с первым входом третьего элемента И, образуют группу выходов запроса прерывания блока, при этом в блоке прерываний для внепроцессорного обмена выход первого элемента ИЛИ соединен с синхровходом второго триггера, единичный и нулевой выходы которого соединены соответственно с первыми входами четвертого и пятого элементов И, вторые входы которых соединены с информационным входом второго триггера и с единичным выходом первого триг" гера, нулевой выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с информационным входом первого триггера,, с вторым входом третьего элемента И и с единичным выходом третьего триггера, нулевой и единичный входы которых соединены.соответственно с выходами второго элемента

ИЛИ и первого элемента И.

15С1077

i 01077

Составитель С.Пестмал

Техред M.Õîäàíè÷ Корректор Н,Борисова

Редактор А.Orap

Заказ ч870/чб Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. А/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10i