Устройство для отладки программ

 

Изобретение относится к вычислительной технике и может быть использовано при автоматизированной откладке программ в режиме реального времени. Цель изобретения - повышение производительности при отладке программ за счет уменьшения объема информации, достаточной для отладки программы. Устройство для отладки программ содержит три блока памяти 1, 2 и 3, три элемента ИЛИ 8, 9 и 10, четыре элемента И 6, 12, 13 и 14, триггер 7, счетчик 17, мультиплексор 4, элемент 11 задержки, элемент НЕ 5, группу 15 из N триггеров и группу 16 из N элементов И. Устройство работает в двух режимах: предварительной установки и трассировки, причем трассировка может быть как выборочной, так и сплошной. Повышение производительности при отладке программ достигается за счет возможности задания различных условий трассировки на различных участках программы. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

<5114 С 06 Р 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ рамм за счет уменьшения объема информации, достаточнои для отладки программы. Устройство для отладки программ содержит три блока памяти 1, 2 и 3, три элемента ИЛИ 8, 9 и 1О, четыре элементы И 6, 12, 13 и 14, триггер 7, счетчик 17, мультиплексор 4, элемент 11 задержки, элемент НЕ 5, группу 15 из N триггеров и группу 16 из Я элементов И. Устройство работает в двух режимах: предварительной установки и трассировки, причем трассировка может быть как выборочной, так и сплошной. Повышение производительности при отладке программ достигается за счет возможности задания различных условий трассировки на различных участках программы. 1 ил, ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4409274/24-? 4 (22) 23.02.88 (46) 15.08.89, Бил. М 30 (72) А.Н, Нучнев, З.P. Горовой, 0.À. Зимнович, Е.И. Карпунин, В.А. Корнеев и R.È. Песоченко (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 754419, кл. G 06 F ll/22, 1978 °

Авторское свидетельство СССР

Р 1298752, кл. (06 F 11/28, )987. (54) УСТРОЙСТВО ДЛЯ ОТЛАЦКИ ПРОГРАММ (57) Изобретение относится к вычислительной технике и может быть использовано при автоматизированной отладке программ в режиме реального времени, Цель изобретения — повышение производительности при отладке прог„.,SU„„1501102 А 1

1501102

Изобретение относится к вычислительной технике и может быть использовано для автоматизированной отладки программ в режиме реального времени.

Цель изобретения — повышение ггроизводительности при отладке программ, На чертеже представлена блок-схе,ма устройства для отладки программ.

Устройство содержит первый 1, вто" 10 рой 2 и третий 3 блоки памяти, мультиплексор 4, элемент НЕ 5, первый элемент И 6, триггер 7, первый 8, третий 9 и второй 10 элементы ИЛИ, элемент 11 задержки, второй 12, третий 13 и четвертый 14 элементы И, группу 15- из N триггеров, группу 16 иэ N элементов И и счетчик 17, а также первый 18 и второй 19 информацион- ные входы устройства и вход 20 признака режима работы устройства. Кроме того, на схеме обозначены информационный выход 21 устройства, вход 22 признака записи устройства, вход 23 признака чтения устройства, выход 24 признака готовности устройства, группа 25 адресных входов устройства третий информационный вход 26 устройства, вход 27 обращения устройства и вход 28 признака трассировки устройства.

Первый блок 1 памяти в составе устройства для отладки программ выполняет функцию буферноro запоминающего устройства, в котором во время 35 трассировки программы в реальном времени запоминаются адреса и данные, появляющиеся на входе 19 отлаживаемой системы.

Все входы устройства могут подклю- 40 чаться к параллельным портам вывода микроЭВМ, а выход 24 может быть соединен с входом радиального прерывания микроЭВМ.

Устройство работает в двух режи- 45 мах; начальной установки и трассировки программы.

Перед началом работы счетчик 17 устанавливают в нулевое состояние, а триггеры группы 15 — в единичное (це- 50 пи установки не показаны).

На вход 20 в режиме начальной установки задается низкий уровень напряжения, при этом мультиплексор 4 коммутирует на входы блоков 1-3 па- 55 мяти информацию с входов 18 устройства, HHsKHM уровнем напряжения запрещается работа элементов И 12 и 13.

В исходном состоянии на входе 23 устройства присутствует низкий уровень напряжения, а на входах 22 и 27 устройства и информационных входах 18, 25, 26 — высокий уровень напряжения.

В режиме начальной установки блок 1 памяти доступен по чтению. Для чтения информации из блока 1 памяти на вход 23 необходимо подать единичный импульс, В момент действия импульса на выходе блока 1 памяти появляется информация из ячейки с адресом, рав" ным содержимому счетчика 7, а по заднему фронту импульса счетчик 7 прибавляет единицу. Блоки 2 и 3 памяти в режиме начальной установки доступны по записи. Блок 2 памяти однобитовый и служит для селекции адресов, при которых необходима трассировка программы с учетом ветвления программы. Для записи в блок 2 памяти необг ходимо установить адрес ячейки на информационных входах 18 и 25 устройства, подать на вход 26 устройства информацию для записи (единицу, если по данному адресу нужно вести трассировку) и нулевой импульс на вход 27 устройства. Такой алгоритм повторяется для всех ячеек блока 2 памяти.

Блок 3 памяти служит для определения ветвей, по которым проходит программа. Для записи в блок 3 памяти необходимо на входы 18 установить адрес ячейки блока 3 памяти, затем подать на вход 22 устройства низкий уровень напряжения. По фронту этого сигнала адрес фиксируется в блоке 3 памяти.

Затем на входе 18 необходимо установить данные и подать на вход 22 высокий уровень напряжения, Алгоритм повторяется для всех ячеек блока 3 памяти.

Режим трассировки программы начинается при подаче высокого уровня напряжения на вход 20 устройства. В этом режиме мультиплексор 4 подключает входы блоков 1-3 памяти к входу 19 отлаживаемой системы. Если необходимо вести полную трассировку программы, на входе 28 режима трассировки устройства устанавливают высокий уровень напряжения. Тогда единица поступает через элемент ИЛИ 9 на информационный вход триггера 7.

По сигналам достоверности адреса и данных. (для интерфейса MIIH OCT

l1.305.903-80 это сигналы "ОБМ-SYNC" и "ОТВ-RPLAY") элементы И 12 и 13 вырабатывают единичные импульсы. По задержки учитывает время отработки блоков 2 и 3 памяти.

Формула изобретения

Устройство для отладки программ, содержащее первый и второй блоки памяти, счетчик, триггер, первый элемент ИЛИ, первый и второй элементы И, причем выход счетчика соединен с ад" ресным входом первого блока памяти, выход которого является информационным выходом устройства, выход первого элемента ИЛИ соединен со счетным вхо" дом счетчика, вход обращения устройства соединен с входом записи второго блока памяти, прямой выход триггера соединен с первым входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности при отладке программ, н устройство введены третий блок памяти, второй и третий элементы ИЛИ, элемент НЕ, элемент задержки, группа из М триггеров, где N — количество выбранных ветвей программы, группа из N элементов

И, третий и четвертый элементы И и мультиплексор, причем вход признака чтения устройства соединен с первым входом первого элемента И и входом чтения первого блока памяти, первый и второй информационные входы устройства соединены соответственно с первым и вторым информационными входами мультиплексора, выход которого соединен с информационными входами первого, второго и третьего блоков памяти, вход признака данных устройства соединен с первым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, вход признака адреса устройства соединен с первым входом третьего элемента И и с входом установки в "0"! триггера, вход признака режима работы устройства соединен с управляющим входом мультиплексора, с вторыми входами второго и третьего элементов И., с входом записи третьего блока памяти, инверсный и прямой выходы третьего элемента И соединены соответственно с перным входом четвертого элемента

И.и через элемент задержки с вторым входом второго элемента KIH и тактовым входом триггера, вход признака записи устройства соединен с вторым

5 1501 102 сигналу "ОБМ", который устанавливается на цикл одного обмена, разрешается работа триггера 7, который "импульсом с ныхода элемента 13 устанавливается в l и открывается по первоt !!

5 му входу элемент И 6. Импульсы с выходов элементов И 12 и 13, проходя через элемент И 6 и элемент HE 5 записывают в блок 1 памяти адреса и данные, поступающие с входа 19 отлаживаемой системы. По заднему фронту этих импульсов прибавляется единица к содержимому счетчика 17. После переполнения счетчика 17 на выход 24 15 устройства выдается сигнал о переполнении блока 1 памяти, Однако сплошная трассировка программы целесообразна в очень редких случаях изза ограниченного объема блока 1 па- 20 мяти и трудностей анализа собранной информации. В устройстве предусмотрен режим выборочной трассировки.

Отлаживаемая программа разбивается на ветви, по которым может пройти 25 выполнение программы, Характерные для каждой ветви адреса команд на входе в ветвь и выходе из ветви записываются в блоке 3 памяти (записываются на адреса команд, а единица 30 по адресам начала и конца ветви), В зависимости от выбранной ветви в блоке 2 памяти фиксируются адреса команд, при которых необходимо нести трассировку в каждой ветви. На входе 28 устанавливается низкий уровень напряжения. Пока проходит линейный участок программы, блок 3 памяти в работе устройства не участвует. При каждом появлении адреса на входе 19 40 триггером 7 анализируется содержимое блока 2 памяти, указывающее на то, вести в данном цикле обмена трасI сировку или нет. При ветвлении программы блок 3 памяти обнаруживает 45 адрес входа в ветвь программы и низким уровнем íà i-м выходе первой группы устанавливает i-й триггер. группы 15 в "0", модифицируя адрес блока 2 памяти. В этой области бло- 50 ка 2 памяти могут быть в общем слу.чае выбраны другие адреса для трассировки. При выходе программы из ветви блок 3 памяти обнаруживает адрес выхода из ветви программы и низким 55 уровнем на i-м выходе второй группы устанавливает i-й триггер группы 15 !1". Ветвью может быть и любой лиейный участок программы, Элемент 11

Составитель А. Сигалов

Техред J1,0ëèéíûê Корректор М.Шароши

Редактор А. Огар

Заказ 4871/47 Тираж бб8 Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 входом четвертого элемента И, выход которого соединен с входом обращения третьего блока памяти, каждый выход первой группы информационных выходов

";третьего блока памяти соединен с axe дом установки в "О" соответствующего триггера групйы,. каждый выход второй группы информационных выходов третьего блока памяти соединен с вхо- 1ð дом установки в "1" соответствующего триггера группы, выход каждого триггера группы соединен с первым входом соответствующего элемента И группы, выходы которых соединены с группой 15 адресных входов второго блока памяти, группа адресных входов устройства со« единена с вторыми входами элементов

И группы, третий информационный вход устройства соединен с информационным входом второго блока памяти, информа. ционный выход которого соединен с первым входом третьего элемента ИЛИ, вход признака трассировки устройства соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с информационным входом триггера, выход первого элемента И соединен с вторым входом первого элемента ИЛИ и через элемент НЕ с входом обращения первого блока памяти, выход переполнения счетчика является признаком готовности устройства.