Цифроаналоговый преобразователь

 

Изобретение относится к автоматике и преобразовательной техники и может быть использовано в устроствах цифроаналогового и аналого-цифрового преоразования информации. Цель изобретения - повышение функциональной надежности за счет обеспечения текущего контроля параметров устройства. Цифроаналоговый преобразователь содержит регистр 1, преобразователь 2 код - широтно-импульсномодулированный сигнал, два ключа 3, 4, два фильтра 5, 6 низких частот, блок 7 компараторов, логический анализатор 8 и синхронизатор 9. Блок 7 компараторов выполнен на двух резистивных делителях и трех компараторах, а логический анализатор 8 - на трех RS-триггерах и трех элементах И. Введение второго фильтра 6 низких частот, блока 7 компараторов и логического анализатора 8 позволило обеспечить текущий контроль параметров преобразователя и тем самым повысить его надежность. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 H 03 М 1 бб

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

Г г J

Bbuon

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4367912/24-24 (22) 07.12.87 (46) 23.08.89. Бюл. Р 31 (71) Ленинградское станкостроительное производственное объединение им. Я.М.Свердлова (72) Г.И.Випьдавский и Б.И.Петренко (53) 681.325 (088.8) (56) Клебанский Р.Б. Преобразователи кода в напряжение. М.: Энергия, 1973.

Балакай В. Г. и др. Интегральные схемы аналого-цифровых и цифроанало" говых преобразователей. М.: Энергия, 1978, с. 39-41, рис. 1-11. (54) ЦИФРОАНАЛОГОВЬЙ ПРЕОБРАЗОВАТЕЛЬ.(57) Изобретение относится к автоматике и преобразовательной технике и может быть использовано в устройствах цифроаналогового и аналого-циф„„SU„„1503072 А 1

2 ров î r о пре об раз он а н ия инфо рмацни, Цель изобретения — повышение функциональной надежности эа счет обеспечения текущего контроля параметров. устройства. Цифроаналоговый преобразователь содержит регистр 1, преобразователь 2 код — широтно импульсномодулированный сигнал, два ключа 3, 4, два фильтра 5, 6 низких частот, блок 7 компараторов, логический анализатор 8 и синхронизатор 9. Блок 7 компараторов выполнен на двух резистивных делителях и трех компараторах, а логический анализатор 8 — на трех

RS-триггерах и трех элементах И. Введение второго фильтра 6 низких частот, блока 7 компараторов и логического анализатора 8 позволило обеспечить текущий контроль параметров преобразователя и тем самым повысить его надежность. 2 з.п. ф-лы, 3 ил .

1503072

Изобретение относится к автоматике и преобразовательной технике и может быть использовано в устройствах цифроаналогового и аналого-цифрового

5 преобразования информации.

Цель изобретения — повьппение функциональной надежности за счет обеспечения текущего контроля параметров цифроаналогового преобразователя.

На фиг.1 представлена функциональная схема цифроаналогового преобразователя; на фиг.2 — схема блока компараторов; на фиг.3 — схема логического анализатора. 15

Цифроаналоговый преобразователь (фиг. 1) содержит регистр 1, преобразователь 2 код — широтно-импульсно-модулированный сигнал, два ключа

3 и 4, два фильтра 5 и 6 низких 20 частот, блок 7 компараторов, логический анализатор 8 и синхронизатор 9. Блок 7 компараторов (фиг.2) выполнен на двух резистивных делителях 10 и 11 и трех компараторах 25

12-14. Логический анализатор 8 (фиг.3) выполнен на трех RS-триггерах

15-17 и трех элементах И 18-20.

Цифроаналоговый преобразователь работает следующим образом.

Входной преобразуемый код N> поступает на информационные входы регистра 1 и импульсом С синхронизации с первого выхода синхронизатора

9 заносится в регистр. С выходов регистра 1 преобразуемый код поступает на информационные входы npeo6pasoвателя 2 код — широтно-импульсномодулированный сигнал, выполненный, например, на счетчике импульсов, циф- 40 роном компараторе и регистре. В ис" ходком состоянии на инверсном выходе преобразователя 2 код — ШИМ фиксируется уровень "Лог.1", открывающий второй ключ 4. Преобразование начинается с момента поступления на тактовый вход преобразователя 2 кодШИМ первого, после момента занесения информации в регистр 1, импульса С> с второго выхода синхронизатора 9.

После поступления определенного числа тактовых импульсов С код на выходе счетчика импульсов в преобразователе 2 код — ШИМ становится равным преобразуемому коду и на выходе схемы сравнения формируется импульс, переключающий триггер преобразователя 2 код — ШИМ, на инверсном выходе которого сигнал изменяется с уровня

"Лог.1" на "Лог,О". При этом длительность импульса на инверсном выходе преобразователя 2 код — ШИМ и, следовательно, на выходе ключа 4 пропорциональна значению преобразуемого кода. Изменение уровня сигнала на инверсном выходе преобразователя 2 код — ШИМ вызывает изменение уровня на прямом его выходе с "Лог.О" на

"Лог.1", вследствие чего ключ 4 размыкается, а ключ 3 замыкается.

При дальнейшем поступлении импульсов С4 на тактовый вход преобразователя 2 код - ШИМ его счетчик переполняется, в результате триггер возвращается в исходное состояние, ключ 3 замыкается, а ключ 4 размыкается, после чего начинается новый цикл преобразования. В результате на входы фильтров 5 и 6 низкой частоты поступают импульсы с уровнем "Лог.1" (данный уровень задается источником опорного напряжения) в течение времени t — — - и с уровнем Лог.О

То11 и

II 11 пх. мако в течение времени t„= Та — t» где

Т вЂ” период следования тактовых импульсов, Nп — максимальное значение

Вх. макс преобразуемого кода.

Для исключения методической по грешности период следования импульса

С синхронизации на вход регистра 1 должен быть равен величине Т .

На выходе фильтров 5 и 6 формируется постоянное напряжение U>,„, знвsi чение которого пропорционально преобразуемому коду Nö„ . Напряжение с выхода фильтра 5 низких частот посту-. пает на выходную информационную шину, С помощью блока 7 компараторов и логического анализатора 8 осуществляется текущий контроль параметров цифроаналогового преобразователя. При исправном состоянии блоков преобразователя на выходах блока 7 компараторов (фиг.2) формируются уровни

"Лог.О". Условия сравнения для компараторов 12-14 задаются следующими услов иями: для компаратора 12 U4 =Е, „- А1, (1) для компаратора 13 U Е t 1, — Ь, (2) для компаратора 14 О U6 )< — д, (3) где U>, 04 — сигналы на выходах ключей 3 и 4 соответственно;

- коэффициенты передачи первого резистивного де1 лителя 10 по первому и

1503072 второму выходам соот5

t5

35

55 ве тс твенно;

4 — допустимое отклонение вых одно го сиг нала ключей 3 и 4 от единичного и нулевого уровней соответственно; коэффициент передачи второго реэ истинно го дели— теля 11;

4 э — допусТимое отклонение выходного сигнала фильтра 5 от установившегося значения;

U,,U„. — сигналы на выходах у У фильтров 5 и 6 низких частот соо тве тственно .

Выходные сигналы блока 7 компараторов поступают на соответствующие входы логического анализатора 8 (фиг.3) в котором формируется сигнал "Авария", при наличии уровня

"Лог.1" хотя бы на одном из выходов блока 7 компараторов. С некоторой задержкой после импульса С синхроа низации, поступающего на вход регистра 1 с первого выхода синхронизатора

9, на его третьем выходе формируется короткий импульс С, поступающий на

R-входы RS-триггеров 15-17. При наличии уровней "Лог.О" íà S-входах всех

RS-триггеров,(что свидетельствует о правильном функционировании в се х блоков преобразователя), на инверсных выходах RS-триггеров 15-17 и на выходе элемента И 20 формируются сигналы с уровнем "Лог,1", последнее свидетельствует о правильной работе цифроаналогового преобразователя.

При нарушении условия (1), например, за счет увеличения сопротивления ключа 4 в замкнутом состоянии, компаратор 12 изменит свое состояние, что приведет к переключению RS-триггера 15 и появлению уровня "Лог.О" на выходе элемента И 20. Аналогичный процесс происходит в случае возрастания сопротивления ключа 3 в замкнутом состоянии, при этом переключается компаратор 13, выходной сигнал которого, поступающий через элемент И 18 на Я-вход RS-триггера 16, обуславливает переключение триггера 16, в результате на выходе элемента И 20 формируется сигнал "Авария".

Если при неизменном значении сигналов на входах фильтров 5 и 6 их выходные напряжения становятся неравными, то более вероятно нарушение работы фильтра 5 вследствие изменения сопротивления линии связи с нагрузкой, вариации сопротивления нагрузки, появления утечек и т, и, При сбоях в работе цифровых блоков 1 и 2 также будут изменяться, и выходные напряжения фильтров 5 н 6. В этом случае (при условии, что инерционность фильтра

6 в несколько раз больше инерционности фильтра 5) легко можвт быть обнаружено отличие.U „от контрольного значения (Г ) . В обоих случаях произойдет переключение компаратора

14, выходной сигнал которого поступает на первый вход элемента И 19.

На второй вход элемента И. 19 с четвертого выхода синхронизатора 9 поступают импульсы С„, период следования которых существенно больше периода сигнала С . Такое соотношение периоа дов сигналов С и С,! не приводит к формированию сигнала "Авария" в течение переходного процесса установления выходного сигнала U „,„ïðè смене значения входного кода N „, Выходной сигнал элемента И 19 обуславливает состояние RS-триггера 17 и, при появлении "Лог.Ои на выходе триггера 17, наличие сигнала "Авария" на выходе элемента И 20.

Таким образом, наличие блока 7 компараторов, логического анализатоI ра 8 с с оответс тнующими свя зями повышает надежность (достоверность результатов) цифроаналогового преобразователя.

Ф о р м у л а и э о б р е т е н и я

1. Цифроаналоговый преобразова- . тель, содержащий ре гистр, информационные входы. которого являются входной шиной преобразуемого кода, вход разрешения записи подключен к первому выходу синхронизатора, второй выход которого соединен с тактовым входом преобразователя код — широтно-импульсно-модулированный сигнал, информационные входы которого соединены с соответствующими выходами регистра, а прямой и инверсный выходы подключены к управляющим входам соответственно первого и второго ключей, информационные входы которых являются соответственно шиной нулевого и шиной единичного потенциала, выход первого ключа объединен с выходом

1503072

40 второго ключа и соединен с входом первого фильтра низких частот, о т— л и ч а ю шийся тем, что, с целью повышения функциональной на5 детности эа счет обеспечения текущего контроля параметров цифроаналогового преобразователя, в него введены второй фильтр низких частот, блок компараторов и логический анализатор, 1О выход которого является выходной шиной "Авария", первый, второй, третий, четвертый и пятый входы блока компараторов соединены соответственно с шиной нулевого потенциала, выходом первого фильтра низких частот, выходом первого ключа, выходом второго фильтра низких частот и шиной единичного потенциала, первый, второй и третий выходы блока компараторов соединены соответственно с первым, вторым и третьим входами логического анализатора, четвертый, пя-; тый и шестой входы которого подключены соответственно к прямому выхо- 25 ду преобразователя код — широтно-импульсно-модулированный сигнал, к третьему и четвертому выходам синхронизатора, выхбд первого фильтра низких частот является выходной информационной шиной.

2. Преобразователь по п.i, о т— л и ч а ю шийся тем, что блок компараторов выполнен в виде первого и второго резистивных делителей и первого, второго и третьего компараторов, выходы которых являются соответственно первым, вторым и третьим выходами блока, первый вход первого реэистивного делителя является пятым входом блока, а первый и второй выходы соединены соответственно с неинвертирующим входом первого и инвертирующим входом второго компараторов, инвертирующий вход первого компаратора объединен с неинвертирующнм входом второго компаратора и является третьим входом блока, первый вход второго резистивного делителя является четвертым входом блока, а выход соединен с неинвертирующим входом третьего компаратора, инвертирующий вход которого является вторым входом блока, второй вход первого резистивного делителя объединен с одноименным входом второго реэистивного делителя и является первым входом блока.

3, Преобразователь по п.1, о т— л и ч а ю шийся тем, что логический анализатор выполнен в виде трех элементов И и трех RS-триггеров, инверсные выходы которых соединены с соответствующими входами первого элемента И, выход которого является выходом логического анализатора, первый и второй входы второго элемента

И являются соответственно вторым и четвертым входами логического анализатора, первый и второй входы третьего элемента И являются соответственно третьим и шестым входами логического анализатора, выходы первого и второго элементов И соединены с

S-входами соответственно первого и второго RS-триггеров, К-вход последнего из которых объединен с одноименными входами первого и третьего

RS-триггеров и является пятым входом логического анализатора, S-вход . третьего RS-триггера является первым входом логического анализатора.

1503072

1503072

Составитель Н. Капитанов

Техред Л.Олийнык Ко рре к тор Т . Палий

Редактор Н, Тупица

Заказ 5086/58 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101