Матричное вычислительное устройство

 

Изобретение относится к вычислительной технике и может быть использовано в электронных цифровых вычислительных машинах как программируемый специализированный периферийный процессор. Цель изобретения - расширение функциональных возможностей за счет перепрограммирования матрицы вычислительных ячеек. Устройство содержит входной регистр 1, входной 2 и выходной 6 коммутаторы, регистр результата 7, элемент ИЛИ 10, входной 4 и выходной 5 регистры микрокоманд, матрицу 3 вычислительных ячеек, регистр 8 состояния программных входов, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 9. Устройство позволяет программным путем настраивать вычислительное устройство на решение определенного класса задач. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 G 06 F 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

2 тельной технике и может быть использовано в электронных цифровых вычислительных машинах как программируемый специализированный периферийныи процессор. Цель изобретения — расширение функциональных возможностей за счет перепрограммирования матрицы вычислительных ячеек. Устройство содержит входной регистр 1, входной 2 и выходной 6 коммутаторы, регистр результата 7, элемент ИЛИ 10, входной

4 и выходной 5 регистры микрокоманд, матрицу 3 вычислительных ячеек, регистр 8 состояния программных входов, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 9. Устройство позволяет программным путем наст- g раивать вычислительное устройство на решение определенного класса задач. 2 ил.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21 ) 4247605/24-24 (22) 20,05,87 (46) 23.09.89. Бюл. 35 (71) Физико-механический институт им. Г,В. Карпенко (72) В.В.Грицик, Б.В.Кисиль, С.П.Стрямец и P.М.Паленичка (53) 681.325 (088.8) (56) Карцев М.A. Арифметика цифро— вых машин. — M, Наука, 1969,с.444.

Авторское свидетельство СССР

¹ 691846, кл. G 06 F 7/00, 1979.

Авторское свидетельство СССР № 1134948, кл. G 06 F 15/31, 1985. прототип. (54) МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычисли„„Я0„„1509920 А 1

3 1509920

Изобретение относится к вычислительной технике и может быть использовано в электронных цифровых вычислительных машинах как программируе5 мый специализированный периферийный процессор.

Цель изобретения — расширение функциональных возможностей матричного вычислительного устройства за счет возможности перепрограммирования матрицы вычислительных ячеек.

На фиг.1 изображена схема матричного вычислительного устройства; на фиг.2 - схема вычислительной ячейки 15 матрицы. .Матричное вычислительное устройство содержит входной регистр 1, входной коммутатор 2, матрицу вычислительных ячеек 3, входной регистр 4 мик- 20 рокоманд, выходной регистр 5 микрокоманд, выходной коммутатор 6, регистр

7 результата, регистр 8 состояния программных входов вычислительных ячеек 8, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 9, элемент ИЛИ 10, выход 11 признака ошибки записи программы.

Кроме того, устройство содержит входы 12 программные, выходы 13 программные, входы 14 данных, выходы 15 ЗО данных, управляющие входы 16 и 17 выбора направления загрузки данных, входы 18 и 19 выбора направления съема результата, вход 20 тактовых импульсов, вход 21 выбора режима ра- 15 боты матрицы.

Вычислительная ячейка матрицы содержит арифметико-логический. элемент 22, элемент 23 задержки, регистр

24 команд, дешифратор 25, два комму" gp татора 26 и 27 входов, четыре коммутатора 28-31 выходов, цепь 32 циклического сдвига части регистра 24 команд, третий коммутатор 33 входа, два . элемента 34 и 35 задержки, информа- 45 ционные входы 36-39 и выходы 40-43 ячейки, первая группа выходов 44 и

45 регистра команд, управляющие выходы 46 и 47 регистра команд, настроечные входы 48 и 49 ячейки, настроечный выход 50 ячейки.

Устройство работает следующим образом.

Перед началом решения задач производится запись микрокоманд во вход- 5 ной регистр 4 матричного вычислительного устройства, затем производится перезапись микрокоманд с входного регистра устройства через настроечные

4 входы 48 ячеек последовательно разряд за разрядом в регистры 24 команд по сигналу разрешения ввода программы, подаваемому на вход 21 выбора режима работы матрицы. Последовательное соединение регистров 24 команд вычислительных ячеек в каждой строке матрицы позволяет производить запись программы в последовательном коде до полной загрузки программы в ячейки, При повторном цикле записи программы в вычислительные ячейки на элементах ИСКЛн1ЧА1ОЩЕЕ ИЛИ 9 происходит сравнение кода команд, записанных в регистры 24 команд вычислительных ячеек, с повторно записываемыми кодами команд, на выходе 11 элемента

ИЛИ 10 формируется сигнал ошибки записи программы. По окончании повторного цикла записи программы сигнал, подаваемый на вход 21 выбора режима работы матрицы, переводит матрицу в режим выполнения операций.

Входной поток данных поступает на входной регистр 1 через коммутатор 2 в зависимости от кода, подаваемого на управляющие входы 16 и 17, производится загрузка данных в матрицу вычислительных ячеек по одному из четырех входов матрицы. Одновременно с загрузкой данных в каждой ячейке матрицы в зависимости от кода, записанного в регистр 24 команд, производится одно из следующих действий: логическое умножение, логическое умножение с инверсией, сложение по модулю два, последовательное сложение с циклическим переносом, запоминание

"1", генерация константы, генерация микроконстанты, Кроме этого, используемые в устройстве вычислительные ячейки,позволяют выполнять в каждой ячейке одновременно четыре независимых операции (транзит, логическое сложение, сдвиг на один разряд, наряду с операциями, выполняемыми арифметико-логическим элементом).

Съем результатов вычислений производится по одному из четырех направлений выходов матрицы вычислительных ячеек в зависимости от кода, подаваемого на управляющие входы 18 и

19 коммутатора 6, с последнего результаты вычислений поступают на регистр 7 результата - матричного вычис/ лительного устройства.

5 150

Формула и з обре т е н и я

Матричное вычислительное устройство, содержащее входной регистр, входной коммутатор, матрицу вычислительных ячеек, выходной коммутатор, регистр результата, элемент ИЛИ, информационные входы входного регистра являются информационными входами устройства, выходы входного регистра подключены, к инфорМационным входам входного коммутатора, входы выбора направления загрузки которого являются одноименными входами устройства, выходы с первого по четвертый входного коммутатора подключены к соответствующим информационным входам матрицы вычислительных ячеек, информационные выходы с первого по четвертый которой подключены к соответствующим входам выходного коммутатора, информационные выходы которого подключены к информационному входу регистра результата, выходы которого являются выходами устройства, входы выбора направления съема выходного коммутатора являются одноименными входами. устройства, входы тактирующих импульсов и выбора режима матрицы вы9920 6 числительных ячеек являются одноименными входами устройства, о т л и -. ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения возможности перепрограммирования матрицы вычислительных ячеек, в него введены входной регистр микрокоманд, выходной регистр микрокоманд, регистр состояния программных входов, элементы ИСКЗМЧА10ЩЕЕ ИЛИ, причем входы входного регистра микрокоманд являются программными входами устройства, выходы входного регистра микрокоманд подключены к программным входам матрицы вычислительных ячеек и входам регистра состояния программных входов, прог« раммные выходы матрицы вычислитель2О ных ячеек подключены к входам выходного регистра микрокоманд, выходы которого подключены к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых подключены к выходам

25 регистра состояния программных входов, выходы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ подключены к входам элемента ИЛИ, выход которого является выходом признака ошибок записи программы устрой3О с тв а оо фиг. 2