Устройство для определения моментов распределения случайных величин

 

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих систем обработки данных. Цель изобретения - повышение быстродействия и упрощение устройства. Устройство включает счетчик, блок регистрации, триггер, генератор импульсов, элементы И, блок постоянной памяти, блок дешифрации, элемент ИЛИ, элемент запрета, элемент НЕ, элементы задержки и блоки вычисления моментов (БВМ), число которых равно числу оснований используемой системы остаточных классов. Каждый БВМ состоит из модульного счетчика, модульных суммирующих счетчиков, шифраторов, узлов коммутации, что приводит к распараллеливанию вычислений, повышается быстродействие устройства и упрощается его выполнение. Последнее обусловлено также соответствующим выбором оснований системы остаточных классов и объемом выборки измеряемых величин. 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГ1УБЛИН

1 476 А1 (19) (11) (511 4 G 06 F 15/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИ51М И ОТНРЬ1ТИЯМ

ПРИ ГКНТ СССР

1 (21) 4227086/24-24 (22) 03.04.87 (46) 07.10.89. Бюл. № 37 (72) О.В.Ревинский (53) 681.3 (088.8) (56) Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи./

Под. ред. З.Б.Смолова. — Л.: Энергия, 1976, с.222.

Акушский И.Я, Юдицкий Д.И. Машинная арифметика в остаточных классах. — М.: Советское радио 1968, с.12-17.

Авторское свидетельство СССР № .1084811, кл. G 06 F 15/36, 1981. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОИЕНТОВ РАСПРЕДЕЛЕНИЯ СЛУЧАЙНЫХ ВЕЛИЧИН (57) Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих систем обработки данных. Цель

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих систем обработки данных.

Целью изобретения является повышение быстродействия и упрощение устройства.

На фиг.1 представлена функциональная схема устройства; на фиг. 2 — блок дешифрации; на фиг. 3 — блок регистрации; на фиг.4 — второй шифратор; на фиг. 5 — диаграммы, поясняющие его построение.

Устройство для определения моментов распределения случайных величин

2 изобретения — повышение быстродействия и упрощение. устройства. Устройство включает счетчик, блок регистрации, триггер, генератор импульсов, элементы И, блок постоянной памяти, блок дешифрации, элемент ИЛИ, элемент запрета, элемент НЕ, элементы задержки и блоки вычисления моментов (БВИ), число которых равно числу оснований используемой системы остаточных классов..Каждый БВМ состоит из модульного счетчика, модульных суммирующих счетчиков, шифраторов узлов коммутации, .что приводит к распараллеливанию вычислений, повышается быстродействие устройства и упрощается его выполнение. Последнее обусловлено также соответствующим выбором оснований системы остаточных классов и объемом выборки измеряемых величин. 2 з.п.ф-лы, 5 ил. содержит (фиг. 1) генератор 1 импульсов, счетчик 2, блоки 3 вычисления моментов, первый 4 и второй 5 блоки дешифрации, блок 6 постоянной памяти,, блок 7 регистрации, триггер 8, элемент ИЛИ 9, элемент НЕ 10 первый - третий элементы 11 — 13 задержки, элемент

ЗАПРЕТ 14, первый — третий элементы И

15 — 17. Каждый блок 3 вычисления моментов включает модульный счетчик 18, первый и второй модульные суммирующие счетчики 19 и 20, первый - четвертый шифраторы 21 — 24 и первый — пятый узлы 25 — 29 коммутации. Кроме того, устройство включает информационный

3 t 513476 вход 30 входы 31 задания режима, вход

32 обнуления и тактовый выход 33.

Блок 4 или 5 выполнен (фиг. 2) на дешифраторах 34, выходы которых соединены с соответствующими входами соответствующих .элементов И 35, выходы которых подключены к входам элемента

ИЛИ-НЕ 36. Входы дешифратора 34 являются информационными входами 37 блока 10 последние входы элементов И 35 являются входами 38 задания режима блока, выход элемента ИЛИ-НЕ 36 является выходом 39. К.входам какого-либо из элементов И 35 подключены те выходы дешифраторов 34 (по одному выходу от каждого), которые соответствуют одновременному появлению на входах всех дешифраторов 34 кодов числа, кратного заданному (для блока 4) или равного целому квадрату (для блока 5). При этом на выходе блока появляется сиг-нал нулевого уровня.

Блок 6 постоянной памяти обеспечивает при наличии нулевого сигнала на 25 входе режима преобразование входных кодов некоторого числа А в коды чисел

)А.

Блок 7 регистрации выполнен (фиг.

3) на преобразователе 40 кода системы 3П остаточных классов в позиционный код, ( узле 41 коммутации, первом и втором буферньгл регистрах 42 и 43 и первом и втором индикаторах 44 и 45 и содержит информационные 46 и управляющий

47 входы.

Модульный 18 и суммирующие 19 и

20 счетчики в каждом блоке 3 вычисления моментов выполняют свои операцип

1 по модул!о Р, i-го основания используемой системы остаточных классов (СОК). Для осуществления суммирования в каждом разряде счетчиков 19 и 20 имеется установочный вход.

Первый шифратор 21 выполняет пре образование вида jA !„,, т.е, возве1 дение в квадрат по модул!о основания

Р„, и может быть реализован путем простой перекоммутации выходов дешифратора, входы которого являются входами этого,цешифратора. Второй шифратор 22 выполнен (фиг.4) на элементах И 48 и элементах ИЛИ 49„ На фиг.4 обозначены информационные входы

50„ входы 51 задания режима и выходы г

52. Шифратор 22 обеспечивает операц по 5

) А»N (причем величина N задается по входам 51. Соединения элементов

И 48 с элементми ИЛИ 49 меняются в зависимости от управляющих сигналов на входах 51 и производятся по правилу фиг.5. Это возможно, если оснок вания СОК выбраны равными 2 — 1, а объем N выборки измеряемых случайных величин равен 2 . Третий шифратор 23 формирует на своих выходах код числа, дополнительного к входному по модулю

Р . Четвертый шифратор 24 имеет выполнение, сходное с шифратором 22 (фиг.4), но соединения элементов И 48 с элементами ИЛИ 49 осуществляется

"против стрелок ", т,е. снизу вверх на фиг.5 ° Кроме того, элементы И 48 имеют

erne по одному входу, все эти дополнительные входы объединены и являются входом стробирования (управляющим входом) этого шифратора 24.

Устройство работает следующим образом.

Каждое число А может быть однозначно представлено в виде совокупности своих вычетов (а„, а„, ..., а!1 по взаимно простым основаниям Р„, Р, Р„, если А(ПР . При этом опера, 1-1 ции над числом .А заменяются теми же операциями над вычетами, которые можно выполнить для каждого вычета, независимо, и эти операции выполняются го модулю его основания.

Устройство предназначено для определения математического ожидания и среднеквадратического отклонения длительностей И сЛучайно распределенных временных интервалов. Эти длительности измеряются путем заполнения каждого интервала импульсами известной частоты с подсчетом их числа. Математическое ожидание m и среднеквадратическое отклонение 6 длительностей N временных интервалов определяется по формулам

1 (1)

N ;«! J (2)

Последнее выражение можно преоб" разовать к виду

Nt! + Иа2 + + Ксы (ЕЕ)) в. ,1= I (3) (7 — - — —М

1. который упрощает вычисления.

При подсчете величин ш и 6 по выражениям (1) и (2) использование СОК

5 1513476 6 операцию сложения редаются через узел 26, шифратор 21, щих длительности узел 27 и шифратор 22 на суммирующий в, простым подсче- счетчик 20, где суммируются по мопульсов, приходя- дулю Р; умноженные на 1 коды кваднтервалов. ратов значений, подсчитанных счетерапии умножения чиком 18, т.е. вычисляется сумма авлении чисел удобвыборки, равным це- К тогда умножение 10 (3). На выходах блоков 4 и 5 при этом му сдвигу на число присутствуют единичные сигналы, так ответствующей сте- как на их входах — нулевые коды. Сигполнении модульно- нал с блока 4 запирает элемент ЗАПРЕТ общем случае не 14, а элементы И 16 и 17 закрыты нулеорке оснований, 15 вым сигналом с выхода переполнения о выбрать систему счетчика 2. На выходе триггера 8 (и ований (напрнмер, соответственно элемента 13) присутст3, 127), когда ум- вует нулевой сигнал, однако единичный ится к циклическо- сигнал с выхода элемента НЕ 10 и элествии с фиг.5. 20 мента ИЛИ 9 не меняет состояния тригботы на входы 31 гера 8 и счетчиков 2, 19 и 20, так еляющий число N как он поступает на их динамические в в выборке, т.е. входы обнуления.

1 подается сигнал Так продолжается до тех пор, пока на все время работы25 счетчик 2 не подсчитает заданное по

32 подается им- входам 31 число N временных интерваеряемые временные лов (2N входных импульсов начала и пульсами своего конца этих интервалов). По окончании аваемыми на вход N-ro интервала (при поступлении 2N-ro вом выходе счетчи- 30 импульса) на выходе переполнения адшего разряда) счетчика 2 формируется сигнал логичелогической едини- ской единицы, который поступает на торых равны дли- тактовый выход 33 и может быть испольемых интервалов. : зован вовнешних устройствах. для остае рвалы задаются Мовки поступления импульсов на вход и конца, а аде- 35 30 на время выполнения последующих ьсы длительностью подсчетов. Этот сигнал переключает во етчика 2 следует всех блоках 3 узлы 26,2? и 29 коммувход счетчика тации так, что сигналы со счетчика 19, входом элемента . где к этому моменту записан код вели40 чины / t> /:, через узел 28, отединицы откры)=1 позволяет заменить кодов, характеризую временных интервало том общего числа им щих за время этих и

Для упрощения оп при двоичном предст но выбрать объем N лой степени двойки, свелось бы к просто разрядов, равное со пени двойки, При вы го умножения это в так. Однако при выб к равной 2 — 1, можн взаимно простых осн

7, 15, 31 или 31, 6 ножение на 0=2 свод

6 му сдвигу в. соответ

Перед началом ра подается код, опред временных интервало на один из входов 3 логической единицы устройства. На вход пульс обнуления. Изм интервалы задаются им начала и конца, под

30, При этом на пер ка 2 (выходе его мл формируются сигналы цы, длительности ко тельностям t измеря

В случае, когда инте не импульсами начала кватно,т.е. какимпул

t, первый разряд сч исключить, а счетныи объединить с вторым ,И 15.

Сигнал логическои вает элемент И 15 и импульсы, период повторения которых равен шагу квантования, или требуемой точности измерений, с первого выхода генератора 1 45 поступают на модульные счетчики 18 всех блоков 3 ° Каждый счетчик 18 производит суммирование поступающих на него импульсов по модулю соответствующего основания P-; обнуляясь перед началом. каждого нового интервала фронтом сигнала с первого выхода счетчика

2. По окончании подсчета импульсов, приходящий за какой-либо интервал, узел

25 пропускает сигналы со счетчика 18 на суммирующий счетчик 19, где производится суммирование по модулю Р; . Од-, новременно сигналы со счетчика.18 пекрытый стробирующим сигналом узел 26, шифратор 21, узел 27, шифратор 23 и . открытый тем же стробирующнм сигналом узел 29 проходят на счетчик 20, где при этом формируется код подкоренного выражения в формуле (3) по модулю Р

После завершения этих процессов сигнал с выхода переполнения счетчика

2, задержанный в элементе 12, поступа- ет на элемент И 16, на другом входе которого присутствует единичный сигнал с блока 5, и переключает узлы 28 коммутации на верхние на фиг.1 выходы.

Элемент И 16 начинает пропускать импульсы предельно допустимой частоты с второго выхода генератора 1 на

i513476 счетные входы счетчиков 19 всех блоков 3 до тех пор, пока на входах блока 4 не появится комбинация, соответ.ствующая числу, которое без остатка

,делится на N. При этом на выходе блока 4 появляется уровень логического нуля, закрывающий элемент И 16 и разрешающий прохождение сигнала со счетчика 19 через шифратор 24 на блок 7 регистрации.

Одновременно по фронту этого сигнала перебрасывается триггер 8 и спустя время задержки элемента 13 сигнал логической единицы приходит на элемент

ЗАПРЕТ 14 и на управляющий вход блока

7 регистрации. Задержка элемента 13 неббходима для того, чтобы информация со счетчика 19 успела переписаться в буферный регистр 42 блока 7, после чего счетчики 18 и 19 обнуляются, а узел 25 переключается на нижние (фиг.

1) входы. Одновременно с этим открывается элемент И 17 и тактовые импульсы предельной частоты с генератора 1 25 начинают поступать на счетные входы счетчиков 20 .всех блоков 3 до тех пор, пока на входах блока 5 дешифрации не появится комбинация, соответствующая числу, которое является 3О целым квадратом. При этом на выходе блока 5 появляется сигнал логического нуля, закрывающий элемент И 17 и разрешающий прохождение сигналов со счетчиков 20 через блок 6 и узлы 25 на

35 обнуленные счетчики 19 блоков 3. В

1 результате на выходе блока 4 снова, появляется сигнал логической единицы, вновь открывающий элемент И 16 (триг-гер 8 при этом остается переброшенным)

После того, как в результате поступления импульсов на счетчики 19 на входах блока 4 появится комбинация,, соответствующая кратному N числу, эл мент И 16 закроется, сигналы со счетчиков 19 через шифратор 24 передаются в блок 7 регистрации. Одновременно триггер 8 возвращается в исходное состояние и спустя время задержки в элементе 13, счетчики 2, 19 и 20, узлы

25 — 29 и 41 возвращаются в исходное состояние. Очередной цикл измерений может проводиться без предварительного обнуления схемы.

Информация в кодах системы остаточных классов, поступающая в блок 7, преобразуется в преобразователе 40 в требуемый код, который записывается в соответствующий буферный регистр 42 или 43, сигналы с которых выводятся на одноименный индикатор 44 или 45. Первый из них служит для индикации результата определения математического ожидания, второй — среднеквадратического отклонения.

При вычислении моментов распределения в устройстве появляется систематическая погрешность, обусловленная досчетом до чисел, равных целому квадрату, либо кратных N. Однако эти погрешности не превышают каждая одного шага квантования, или периода говторения импульсов на первом выходе генератора i. Это обусловлено тем, что величины m u G вычисляются без долей после запятой, Более серьезной является ошибка за счет замены выражения (2) выражением (3), однако эта ошибка дает лишь завышение величины G в

Ы вЂ” — раз что при ИМО практически

N-1 не существенно. Еще одним препятствием является необходимость обеспе2 чить диапазон чисел, равный NA

На деле, однако, этого не требуется, так как результат вычислений по фор" муле (3) всегда должен быть <А т.е ° . достаточно иметь диапазон

1"АмдксФормула изобретения

1. Устройство для определения моментов распределения случайных величин„ содержащее счетчик, блок.регистрации, триггер, генератор импульсов, первый выход которого соединен с первым входом первого элемента И, второй и третий элементы И, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, в него введены блок постоянной памяти, блок дешифрации, элемент

ИЛИ. элемент ЗАПРЕТ, элемент HE элементы задержки, и и блоков вычисления моментов (n — число взаимно простых оснований используемой системы остаточных классов)., каждый из которых состоит из модульных суммирующих счетчиков, шифраторов, узлов коммутации и модульного счетчика, выходы которых подключены к первым информационным входам первого и второго узлов коммутации, выходы которых соединены с информационными входами первого модульного суммирующего счетчика и через первый шифратор с первой группой ин1 513476 формационных входов третьего узла коммутации, выходы первого модульного суммирующего счетчика соединены с информационными входами четвертого узла.

5 коммутации, первая группа выходов которого соединена с второй группой информационных входов второго узла коммутации, первая группа выходов третьего узла коммутации подключена к информационным входам второго шифратора, выходы которого соединены с первой группой информационных входов пятого узла коммутации, вторая группа выходов третьего узла коммутации через . третий шифратор подключена к второй группе информационных входов пятого узла коммутации, выходы которого соединены с ифнормационными входами второго модульного суммирующего счетчика, вторая группа выходов четвертого узла коммутации i-го блока вычисления моментов {i= 1, и) подключена к информационным входам четвертого шифратора этого же блока вычисления момен- 25 тов и к i-й группе информационных входов первого блока дешифрации, выходы второго модульного суммирующего счетчика i-го блока вычисления моментов соединены с i-ми информационными о входами второго блока дешифрации и блока постоянной памяти, i-е выходы которого соединены с второй группой информационных входов первого узла коммутации 1-го блока вычисления мо35 ментов, выходы четвертого шифратора

1-га блока вычисления моментов подключены к i-м информационным входам блока регистрации, выход младшего разряда счетчика подключен к второму 40 входу первого элемента И, входам стробирования первого, второго и пятого узлов коммутации всех блоков вычисления моментов и через первый элемент задержки к первым входам обнуления модульных счетчиков всех блоков вычисления моментов, выход первого элемента И соединен со счетными входами модульных счетчиков всех блоков вычисления моментов, второй выход генератора импульсов подключен к первым.5О входам первого и третьего элементов И, выход переполнения счетчика соединен с входом второго элемента задержки, управляющими входами второго, третьего и пятого узлов коммутации всех блоков 55 вычисления моментов и является тактовым выходом устройства, выход второго элемента задержки подключен к второму входу второго элемента И и к управляющим входам четвертого узла коммутации в каждом блоке вычисления моментов, выход первого блока дешифрации подключен к тактовому входу четвертого шифратора в каждом блоке вычисления моментов, третьему входу второго элемента И и счетному входу триггера, выход которого подключен через третий элемент задержки к тактовому входу блока регистрации, разрешающему входу элемента ЗАПРЕТ второму

> входу третьего элемента И и через элемент НЕ к первому входу элемента

ИЛИ, выход которого соединен с входами обнуления триггера и счетчика, первым входом обнуления первого и входом обнуления второго модульных суммирующих счетчиков всех блоков вычисления моментов, выход второго блока дешифрации соединен с управляющим входом блока постоянной памяти, третьим входом третьего элемента И и запрещающим входом элемента ЗАПРЕТ, выход которого подключен к вторым входам обнуления первого модульного суммирующего счетчика и модульного счетчика и управляющему входу первого узла коммутации всех блоков вычисле-, ния моментов, выходы второго и третьего элементов И соединены со счетными входами соответственно первого и второго модульных суммирующих счетчиков всех блоков вычисления моментов, счетный вход счетчика и второй вход элемента ИЛИ являются соответственно информационным входом и входом обнуления устройства, тактовые входы второго и четвертого шифраторов всех блоков вычисления моментов, первого и второго блоков дешифрации и счетчика объединены и являются входами задания режима устройства.

2. Устройство по и.1, о т л и— ч а ю щ е е с я тем, что блок дешифрации содержит элементы И, элемент

ИЛИ-НЕ и дешифратары, входы i-го дешифратора являются i-ми входами блока, выходы дешифратаров подключены к соответствующим первым входам соответствующих элементов И, выходы которых соединены с одноименными входами элементов ИЛИ-НЕ, выход которого является выходом блока, соответствующие вторые входы соответствующих элементов И объединены и являются управляющими входами блока.

3513476

3. Устройство по п.3, а т л и— ч а ю щ е е с я тем, что блок регистрации содержит буферные регистры, индикаторы, узел коммутации и преобразователь кода системы остаточных клас,сов в позиционный код, i е входы которого являются одноименными входами бло ка, выходы преобразователя кода систе1

Ю мы остаточных классов в позиционный код соединены с информационными входами узла коммутации, первые и вторые выходы которого через одноименные буферные регистры соединены с входами одноименных индикаторов, управляющий вход узла коммутации является управляющим входом блока.

1513476

/ юг/ Илищ х> г

Иводш, 14ЯИВ

Составитель Л.Григорьян-Чтенц

Техред А.Кравчук . Корректор О.Ципле

Редактор Н.Рогулич

Заказ 6082/50 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101